处理器系统
    1.
    发明公开

    公开(公告)号:CN102819699A

    公开(公告)日:2012-12-12

    申请号:CN201210181964.1

    申请日:2012-06-04

    Abstract: 本发明涉及一种处理器系统,包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器;TPM芯片存有密钥、加密算法和解密算法;缓存器用于缓存关联于与其对应的处理器的数据,其中包括需要加密、解密的数据;控制器控制和协调TPM芯片、处理器、缓存器的工作。本处理器系统能独立进行加解密,运用于嵌入式计算机系统时,能提高嵌入式计算机系统的信息安全性能。

    SimpCon/AHB总线接口及Java处理器系统

    公开(公告)号:CN102819509A

    公开(公告)日:2012-12-12

    申请号:CN201210132188.6

    申请日:2012-04-28

    Abstract: 本发明涉及一种SimpCon/AHB总线接口,包括:控制译码器一,从SimpCon总线中接收I/O访问信息传给SYS处理模块或控制译码器二;控制译码器二,从SimpCon总线中接收存储器访问信息或从控制译码器一接收的I/O访问信息,然后进行转换输入到AHB总线上;控制译码器三,接收AHB总线上的输出信息,并进行译码分析,将相应地信息输给SYS处理模块、多路选择器和SimpCon总线;多路选择器,受SYS处理模块的控制选择输出到SimpCon总线;SYS处理模块,用于实现中断信息的输入与响应。本发明可以实现SimpCon总线与AHB总线的通讯,进而提高Java处理器与外设的通信能力。

    SimpCon/AHB总线接口及Java处理器系统

    公开(公告)号:CN102819509B

    公开(公告)日:2015-03-11

    申请号:CN201210132188.6

    申请日:2012-04-28

    Abstract: 本发明涉及一种SimpCon/AHB总线接口,包括:控制译码器一,从SimpCon总线中接收I/O访问信息传给SYS处理模块或控制译码器二;控制译码器二,从SimpCon总线中接收存储器访问信息或从控制译码器一接收的I/O访问信息,然后进行转换输入到AHB总线上;控制译码器三,接收AHB总线上的输出信息,并进行译码分析,将相应地信息输给SYS处理模块、多路选择器和SimpCon总线;多路选择器,受SYS处理模块的控制选择输出到SimpCon总线;SYS处理模块,用于实现中断信息的输入与响应。本发明可以实现SimpCon总线与AHB总线的通讯,进而提高Java处理器与外设的通信能力。

    SimpCon/AHB总线接口及Java处理器系统

    公开(公告)号:CN202736034U

    公开(公告)日:2013-02-13

    申请号:CN201220193284.7

    申请日:2012-04-28

    Abstract: 本实用新型涉及一种SimpCon/AHB总线接口,包括:控制译码器一,从SimpCon总线中接收I/O访问信息传给SYS处理模块或控制译码器二;控制译码器二,从SimpCon总线中接收存储器访问信息或从控制译码器一接收的I/O访问信息,然后进行转换输入到AHB总线上;控制译码器三,接收AHB总线上的输出信息,并进行译码分析,将相应地信息输给SYS处理模块、多路选择器和SimpCon总线;多路选择器,受SYS处理模块的控制选择输出到SimpCon总线;SYS处理模块,用于实现中断信息的输入与响应。本实用新型还涉及一种可以实现与AHB总线通讯的Java处理器系统。本实用新型可以实现SimpCon总线与AHB总线的通讯,进而提高Java处理器与外设的通信能力。

Patent Agency Ranking