-
公开(公告)号：CN118038950A
公开(公告)日：2024-05-14
申请号：CN202310656799.9
申请日：2023-06-05
申请人： 爱思开海力士有限公司
发明人： 刘正宅
摘要： 本公开涉及一种存储器装置及其操作方法。存储器装置包括：存储单元区，其包括耦接至正常列选择线的正常单元、以及分别耦接至冗余列选择线的行锤单元和冗余单元；修复控制电路，其被配置为根据行地址来提供与修复信息相对应的修复地址和行锤标志信号；以及列控制电路，其被配置为根据行锤标志信号或列地址和修复地址的比较结果来激活冗余列选择线中的至少一个。
-
公开(公告)号：CN103456369B
公开(公告)日：2018-06-01
申请号：CN201210390230.4
申请日：2012-10-15
申请人： 爱思开海力士有限公司
发明人： 刘正宅
IPC分类号： G11C29/44
CPC分类号： G11C29/4401 , G11C29/785 , G11C29/84 , G11C2029/1202 , G11C2029/2602
摘要： 本发明提供了一种能够减少测试时间的修复控制电路和使用修复控制电路的半导体集成电路。所述半导体集成电路包括：多个存储块，其中布置有多个字线；多个字线驱动器，所述多个字线驱动器响应于多个存储块选择信号而驱动多个字线中的一个或更多个；以及修复控制电路，所述修复控制电路通过将响应于剩余地址和所述多个存储块选择信号而产生的修复地址与外部地址进行比较来判定是否执行修复。
-
公开(公告)号：CN105590655B
公开(公告)日：2021-02-26
申请号：CN201510450541.9
申请日：2015-07-28
申请人： 爱思开海力士有限公司
发明人： 刘正宅
摘要： 一种修复电路，包括：列修复信号发生块，适用于响应于模式控制信号来将输入地址与相应的第一修复地址和第二修复地址相比较，并产生第一列修复信号和第二列修复信号；正常解码器，适用于响应于第一列修复信号和第二列修复信号来访问与输入地址相对应的第一正常列线和与在最高有效位方面与输入地址不同的地址相对应的正常列线中的任意一个；以及冗余解码器，适用于响应于第一列修复信号和第二列修复信号来解码第一修复地址，其中第二修复地址通过将第一修复信号的最高有效位反相而产生。
-
公开(公告)号：CN103456369A
公开(公告)日：2013-12-18
申请号：CN201210390230.4
申请日：2012-10-15
申请人： 爱思开海力士有限公司
发明人： 刘正宅
IPC分类号： G11C29/44
CPC分类号： G11C29/4401 , G11C29/785 , G11C29/84 , G11C2029/1202 , G11C2029/2602
摘要： 本发明提供了一种能够减少测试时间的修复控制电路和使用修复控制电路的半导体集成电路。所述半导体集成电路包括：多个存储块，其中布置有多个字线；多个字线驱动器，所述多个字线驱动器响应于多个存储块选择信号而驱动多个字线中的一个或更多个；以及修复控制电路，所述修复控制电路通过将响应于剩余地址和所述多个存储块选择信号而产生的修复地址与外部地址进行比较来判定是否执行修复。
-
公开(公告)号：CN108877870B
公开(公告)日：2022-05-10
申请号：CN201810204922.2
申请日：2018-03-13
申请人： 爱思开海力士有限公司
发明人： 刘正宅
摘要： 本发明公开了一种存储器件，其包括：多个存储单元阵列，每个存储单元阵列包括正常单元阵列和冗余单元阵列；第一熔丝单元，其包括与存储单元阵列之中的第一存储单元阵列相对应的多个第一熔丝组；第二熔丝单元，其包括与存储单元阵列之中的第二存储单元阵列相对应的多个第二熔丝组，第一熔丝组分别与第二熔丝组相对应；以及修复单元，其适用于基于表示第一熔丝组和第二熔丝组中的每个熔丝组是故障还是可用的信息，从第一熔丝组和述第二熔丝组中选择彼此对应的一对熔丝组，并且对选中的熔丝组对中的存储单元阵列的修复目标列地址进行编程。
-
公开(公告)号：CN105590655A
公开(公告)日：2016-05-18
申请号：CN201510450541.9
申请日：2015-07-28
申请人： 爱思开海力士有限公司
发明人： 刘正宅
摘要： 一种修复电路，包括：列修复信号发生块，适用于响应于模式控制信号来将输入地址与相应的第一修复地址和第二修复地址相比较，并产生第一列修复信号和第二列修复信号；正常解码器，适用于响应于第一列修复信号和第二列修复信号来访问与输入地址相对应的第一正常列线和与在最高有效位方面与输入地址不同的地址相对应的正常列线中的任意一个；以及冗余解码器，适用于响应于第一列修复信号和第二列修复信号来解码第一修复地址，其中第二修复地址通过将第一修复信号的最高有效位反相而产生。
-
公开(公告)号：CN106033684B
公开(公告)日：2020-11-20
申请号：CN201510121525.5
申请日：2015-03-19
申请人： 爱思开海力士有限公司
IPC分类号： G11C29/44
摘要： 一种存储器件可以包括：地址锁存器电路，其锁存从存储器件的外部接收到的地址；修复信号发生电路，其产生软修复信号；选择信息发生电路，其利用由地址锁存器电路锁存的锁存地址中的第一比特来产生第一选择信息；第一寄存器电路至第N寄存器电路，其在软修复信号被激活时通过被第一选择信息选中来储存锁存地址中的第二比特作为修复数据；以及第一存储区块至第N存储区块，其使用储存在相应第一寄存器电路至第N寄存器电路中的修复数据来执行修复操作。
-
公开(公告)号：CN106057249A
公开(公告)日：2016-10-26
申请号：CN201510938423.2
申请日：2015-12-15
申请人： 爱思开海力士有限公司
IPC分类号： G11C29/44
摘要： 一种半导体存储器件，包括：第一熔丝组块，包括用于储存第一修复信息的熔丝阵列；以及控制块，被配置为在第一模式中储存第二修复信息，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号，其中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出控制信号而禁止第一匹配信号。
-
公开(公告)号：CN106057249B
公开(公告)日：2020-09-04
申请号：CN201510938423.2
申请日：2015-12-15
申请人： 爱思开海力士有限公司
IPC分类号： G11C29/44
摘要： 一种半导体存储器件，包括：第一熔丝组块，包括用于储存第一修复信息的熔丝阵列；以及控制块，被配置为在第一模式中储存第二修复信息，以及在第二模式中当从外部源施加的输入地址与第二修复信息相同时产生输出控制信号，其中，第一熔丝组块在储存的第一修复信息与输入地址相同时使能用于访问第一冗余存储单元的第一匹配信号，以及响应于输出控制信号而禁止第一匹配信号。
-
公开(公告)号：CN108877870A
公开(公告)日：2018-11-23
申请号：CN201810204922.2
申请日：2018-03-13
申请人： 爱思开海力士有限公司
发明人： 刘正宅
CPC分类号： G11C29/44 , G06F11/1048 , G06F11/1068 , G11C17/16 , G11C29/42 , G11C29/52 , G11C29/787 , G11C2029/4402
摘要： 本发明公开了一种存储器件，其包括：多个存储单元阵列，每个存储单元阵列包括正常单元阵列和冗余单元阵列；第一熔丝单元，其包括与存储单元阵列之中的第一存储单元阵列相对应的多个第一熔丝组；第二熔丝单元，其包括与存储单元阵列之中的第二存储单元阵列相对应的多个第二熔丝组，第一熔丝组分别与第二熔丝组相对应；以及修复单元，其适用于基于表示第一熔丝组和第二熔丝组中的每个熔丝组是故障还是可用的信息，从第一熔丝组和述第二熔丝组中选择彼此对应的一对熔丝组，并且对选中的熔丝组对中的存储单元阵列的修复目标列地址进行编程。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.03 秒)
