-
公开(公告)号：CN102386885A
公开(公告)日：2012-03-21
申请号：CN201110166512.1
申请日：2011-06-20
Applicant: 清华大学
Abstract: 本发明公开了一种具有大机电耦合系数和低插入损耗的声表面波滤波器及其专用压电薄膜。所述压电薄膜为掺杂V、Cr和Fe中任一种的ZnO压电薄膜。本发明提供的声表面波滤波器包括衬底、沉积于所述衬底上的所述压电薄膜和设于所述ZnO压电薄膜上的输入叉指换能器与输出叉指换能器；所述压电薄膜为掺杂V、Cr和Fe中任一种的ZnO压电薄膜。通过采用具有高声表面波速度的材料作为衬底，在其上沉积ZnO薄膜，通过电子束直写工艺制备亚微米的叉指换能器，可以制备频率高达4GHz以上的高频薄膜声表面波滤波器。
-
公开(公告)号：CN101820047A
公开(公告)日：2010-09-01
申请号：CN201010170458.3
申请日：2010-05-06
Applicant: 清华大学
IPC: H01L41/22
Abstract: 本发明公开了属于新材料技术领域的一种提高ZnO薄膜材料的压电常数的方法。制备掺入不同Fe含量的ZnO薄膜，Fe掺杂的ZnO薄膜组成成分及各成分原子百分比为：0≤Fe≤2.6at.％，47.4at.％≤Zn≤50at.％，其余为O；对Fe掺杂的ZnO薄膜在O2气氛下进行热处理。当Fe含量为1.2at.％时，Fe掺杂的ZnO薄膜可以不进行热处理也能有较大的压电常数。通过合适的Fe含量掺杂或者在O2气氛下退火，可以提高ZnO薄膜材料的压电常数，得到比未掺杂的ZnO薄膜大一个数量级的压电常数。
-
公开(公告)号：CN103199189B
公开(公告)日：2015-04-22
申请号：CN201210004182.0
申请日：2012-01-09
Applicant: 清华大学
IPC: H01L41/18
Abstract: 本发明公开了一种共掺杂ZnO薄膜。所述ZnO薄膜由a类元素、b类元素和ZnO组成；所述a类元素为Mg和Ga中至少一种；所述b类元素为V、Cr、Fe和Mn中至少一种；所述a类元素的原子百分数为1％～3.4％，所述b类元素的原子百分数为1％～2％，Zn的原子百分数为44.6％～48％，余量为O。本发明提供的ZnO薄膜的压电系数提高到50pC/N以上，同时对可见光的透过率达到90％。
-
-
Patent Agency Ranking
公开(公告)号：CN101820047B
公开(公告)日：2011-08-17
申请号：CN201010170458.3
申请日：2010-05-06
Applicant: 清华大学
IPC: H01L41/22
Abstract: 本发明公开了属于新材料技术领域的一种提高ZnO薄膜材料的压电常数的方法。制备掺入不同Fe含量的ZnO薄膜，Fe掺杂的ZnO薄膜组成成分及各成分原子百分比为：0≤Fe≤2.6at.％，47.4at.％≤Zn≤50at.％，其余为O；对Fe掺杂的ZnO薄膜在O2气氛下进行热处理。当Fe含量为1.2at.％时，Fe掺杂的ZnO薄膜可以不进行热处理也能有较大的压电常数。通过合适的Fe含量掺杂或者在O2气氛下退火，可以提高ZnO薄膜材料的压电常数，得到比未掺杂的ZnO薄膜大一个数量级的压电常数。
-
公开(公告)号：CN103199189A
公开(公告)日：2013-07-10
申请号：CN201210004182.0
申请日：2012-01-09
Applicant: 清华大学
IPC: H01L41/18
Abstract: 本发明公开了一种共掺杂ZnO薄膜。所述ZnO薄膜由a类元素、b类元素和ZnO组成；所述a类元素为Mg和Ga中至少一种；所述b类元素为V、Cr、Fe和Mn中至少一种；所述a类元素的原子百分数为1％～3.4％，所述b类元素的原子百分数为1％～2％，Zn的原子百分数为44.6％～48％，余量为O。本发明提供的ZnO薄膜的压电系数提高到50pC/N以上，同时对可见光的透过率达到90％。
-
公开(公告)号：CN102214674A
公开(公告)日：2011-10-12
申请号：CN201110155407.8
申请日：2011-06-10
Applicant: 清华大学
IPC: H01L27/24
Abstract: 本发明公开了一种基于SOI材料的具有自整流效应的阻变存储器。所述阻变存储器由SOI基片、沉积于所述SOI基片上的底电极、沉积于所述底电极上的阻变层和沉积于所述阻变层上的上电极组成；所述底电极为条状的p型硅电极；所述阻变层为n型氧化锌薄膜；所述上电极为条状的铝电极或钛电极；所述底电极和所述上电极相互垂直设置。本发明所提供的阻变存储器直接在商业SOI材料上进行刻蚀和沉积，底电极选用的是低电阻的p型硅，与传统CMOS工艺的兼容性非常高，能够在不改变现有工艺条件的情况下开发出高密度的非易失性存储器，具有成本低等特点。
-
公开(公告)号：CN102214674B
公开(公告)日：2013-02-13
申请号：CN201110155407.8
申请日：2011-06-10
Applicant: 清华大学
IPC: H01L27/24
Abstract: 本发明公开了一种基于SOI材料的具有自整流效应的阻变存储器。所述阻变存储器由SOI基片、沉积于所述SOI基片上的底电极、沉积于所述底电极上的阻变层和沉积于所述阻变层上的上电极组成；所述底电极为条状的p型硅电极；所述阻变层为n型氧化锌薄膜；所述上电极为条状的铝电极或钛电极；所述底电极和所述上电极相互垂直设置。本发明所提供的阻变存储器直接在商业SOI材料上进行刻蚀和沉积，底电极选用的是低电阻的p型硅，与传统CMOS工艺的兼容性非常高，能够在不改变现有工艺条件的情况下开发出高密度的非易失性存储器，具有成本低等特点。
-
公开(公告)号：CN102214790A
公开(公告)日：2011-10-12
申请号：CN201110155291.8
申请日：2011-06-10
Applicant: 清华大学
Abstract: 本发明公开了一种阻变存储器。所述阻变存储器由底电极、沉积于所述底电极上的阻变层和沉积于所述阻变层上的上电极组成；所述底电极为条状的p型硅电极；所述阻变层为n型氧化锌薄膜；所述上电极为条状的铝电极或钛电极；所述底电极和所述上电极相互垂直设置。本发明所提供的阻变存储器的底电极选用的是低电阻的p型硅，与传统CMOS工艺的兼容性非常高，能够在不改变现有工艺条件的情况下开发出高密度的非易失性存储器，具有成本低等特点。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.015 seconds)
