-
公开(公告)号：CN102279729B
公开(公告)日：2014-11-26
申请号：CN201110159501.0
申请日：2011-06-14
Applicant: 清华大学
IPC: G06F9/34
Abstract: 本发明公开了一种动态可重构阵列调用配置信息的方法、缓存器和处理器，方法包括：子单元向处理单元阵列配置信息缓存器发出配置信息请求；按照所述配置信息请求，在所述处理单元阵列配置信息缓存器内查找到一定时间内调用过的配置信息；将所述配置信息反馈到所述子单元。本发明还提供一种用于动态可重构处理器的处理单元阵列配置信息缓存器以及动态可重构处理器。由于缓存器内存储子单元存储着在一定时间内调用的配置信息，只有在处理单元阵列配置信息高速缓存器内没有找到配置信息时，才会到处理单元阵列配置信息存储器内获得配置信息，从而提高了配置信息的调用效率，缩短了调用时间。
-
公开(公告)号：CN102207850B
公开(公告)日：2013-07-17
申请号：CN201110140266.2
申请日：2011-05-27
Applicant: 清华大学
Abstract: 本发明提供了一种动态可重构处理器的层次化执行配置流的方法，层次化的配置信息与应用算法的层次化划分一一对应，保证一个完整的应用算法在动态可重构处理器上正确的映射，层次化的配置信息可对配置信息的信息量进行压缩，减少配置信息在处理器内存储时的空间。
-
公开(公告)号：CN102253920B
公开(公告)日：2013-03-27
申请号：CN201110152239.7
申请日：2011-06-08
Applicant: 清华大学
IPC: G06F15/173
Abstract: 本发明提供了一种全互联路由结构动态可重构数据处理方法和处理器。所述的方法包括：步骤101、输入一个周期的待处理数据；步骤102、将输入的每个待处理数据由每个路由单元按分配编码方法接收数据，输送到与每个路由单元相配的计算单元进行处理；步骤103、将处理完毕的数据通过提取编码方法提取所需数据；步骤104、将所述提取的数据输出。所述的处理器包括输入FIFO，动态可重构阵列；动态可重构阵列，包括阵2m×2k列单元，所述的阵列单元包括路由单元和计算单元，每个路由单元连接输入FIFO；动态可重构阵列按列排列形成一维环状结构；输出FIFO，连接输出路由，用于将所述提取的数据输出。通过本发明提高了处理器带宽和数据运行效率。
-
公开(公告)号：CN102207892B
公开(公告)日：2013-03-27
申请号：CN201110140356.1
申请日：2011-05-27
Applicant: 清华大学
IPC: G06F9/52
Abstract: 本发明提出了一种动态可重构处理器内子单元间进行同步的方法，在子单元配置字缓存器非空且之前配置字执行完，判定同步控制器的使能信号为真，配置字缓存器弹出首个配置字，配置字中同步信息发送到子单元同步控制器，配置字中的配置信息发送到子单元，子单元同步控制器接受同步信息，并判定是否要同步：若是则待需同步的多个子单元都已执行到同步任务，且都已执行完时，子单元同步控制器返回使能信号为真；若否则向子单元配置字缓存器返回使能信号为真；子单元接受配置字中的配置信息后，对配置字所对应的子任务进行检测，若子任务完成，则告知子单元配置字缓存器任务执行完毕，从而完成可重构处理器内多个子单元之间的同步任务。
-
-
Patent Agency Ranking
-
公开(公告)号：CN101630274A
公开(公告)日：2010-01-20
申请号：CN200910090401.X
申请日：2009-07-31
Applicant: 清华大学
IPC: G06F9/50
Abstract: 本发明公开了一种实现对循环任务进行软硬件划分的方法和装置，属于嵌入式系统领域。当可重构阵列当前执行数据流的节点个数大于可重构阵列的规模时，所述方法包括：对所述可重构阵列当前执行数据流的节点进行算子调度；根据算子调度结果，获得输入节点的自由度；获得所述输入节点的输出个数；根据获得的所述输入节点的自由度、获得的所述输入节点的输出个数，获取自由度最高且输出个数最少的输入节点；将获取的输入节点划分到主处理器。本发明提供的方法，扩大了可重构处理器可执行的循环体的规模，发挥了可重构阵列善于执行循环任务的特点，减少了整个应用程序执行的时间，满足了实际应用中的需要。
-
公开(公告)号：CN101625635A
公开(公告)日：2010-01-13
申请号：CN200910090000.4
申请日：2009-07-31
Applicant: 清华大学
Abstract: 本发明实施例提供了一种处理循环任务的方法、系统和设备，其特征在于，所述方法包括：配置信息寄存器模块接收来自总线的配置信息，循环控制器模块从所述配置信息寄存器模块获取所述配置信息；所述输入FIFO模块根据所述输入FIFO配置信息读取数据；所述输入选择模块根据运算单元配置信息将输入FIFO中的数据写入到RC输入寄存器组特定的位置；所述可重构单元阵列根据运算单元配置信息执行循环任务，产生运算结果——RC的输出；所述输出选择模块根据运算单元配置信息将RC的输出按特定的顺序写入到输出FIFO；所述输出FIFO模块根据所述输出FIFO配置信息发送数据。通过本发明实施例提供的方案，解决循环任务在处理器上执行时间较长的问题，提高循环任务的运行速度，降低应用程序总的运行时间。
-
公开(公告)号：CN102567279B
公开(公告)日：2015-03-04
申请号：CN201110436164.5
申请日：2011-12-22
Applicant: 清华大学
IPC: G06F15/177
Abstract: 本申请提供了一种动态可重构阵列时序配置信息的生成方法，包括：获取可重构阵列中每个可重构单元的输入信息和输出信息；依据所述输入信息和输出信息生成可重构阵列的连通图；依据所述连通图生成可重构阵列的时序配置信息。根据上述方法获得的连通图之间的数据没有相关性，因此利用该连通图生成的时序配置信息，即阵列的输入次数、输出次数、输出开始时间和循环间隔更加准确，从而避免在循环利用阵列计算数据时产生的数据污染问题，并且能够提高可重构阵列的运算效率。
-
公开(公告)号：CN102411490B
公开(公告)日：2014-04-16
申请号：CN201110227383.2
申请日：2011-08-09
Applicant: 清华大学
IPC: G06F9/30
Abstract: 本发明提供一种针对动态可重构处理器的指令集的优化方法，包括：指令集架构应用于编程动态可重构处理器运算单元阵列；指令集采用等长操作码；指令集对操作码的编码方式采用和硬件匹配的分立编码方式；指令集的编码参考各个操作码的使用频率，以简单的指令为基础，添加了视频解码应用中常用的运算：四舍五入移位，饱和运算，条件运算，避免了通过软件实现这些运算时将带来的复杂配置信息和低效率。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.021 seconds)
