-
公开(公告)号：CN101566766A
公开(公告)日：2009-10-28
申请号：CN200810027628.5
申请日：2008-04-23
Applicant: 深超光电(深圳)有限公司
IPC: G02F1/1362 , G02F1/13 , G03F7/00
CPC classification number: G02F1/136259 , G02F2001/136254 , G02F2202/103 , H01L27/124
Abstract: 本发明公开了一种画素布局结构及其制造方法，在每一画素资料线之一侧或二侧设有虚设非晶矽层(A－Si dummy layer)之结构；本发明即利用此虚设非晶矽层的设计，使其在现有的测试条件下(利用现有之阵列自动测试机台进行测试)，若画素存在有非晶矽残留时，藉以提高其电容耦合效应及电子传导效应，进而检出形成画素缺陷；因此，本发明确实可有效提高阵列自动测试机检出发生非晶矽残留之画素缺陷的能力。
Search Results
1
records
(took 0.026 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
