GaN器件结构和制备方法
    7.
    发明公开

    公开(公告)号:CN116705845A

    公开(公告)日:2023-09-05

    申请号:CN202310581549.3

    申请日:2023-05-22

    摘要: 本申请公开了一种GaN器件结构和制备方法。GaN器件结构包括衬底、GaN器件和电阻件,GaN器件设置在衬底上,GaN器件连接Si器件,Si器件用于控制GaN器件,电阻件设置在衬底上,电阻件与Si器件并联。在本申请实施方式的GaN器件结构中,GaN器件和电阻件可集成在一个衬底上,简化封装流程,同时将电阻件与Si器件并联,在GaN器件结构关断情况下,Si器件并联电阻件对源漏泄漏电流IDSS进行泄流,避免Si器件承受高压下的IDSS,甚至超过器件承受水平造成Si器件损坏,从而保护Si器件,提高器件可靠性。

    双模系统下的竞争时隙优化方法、装置和设备

    公开(公告)号:CN116318259A

    公开(公告)日:2023-06-23

    申请号:CN202310231524.0

    申请日:2023-03-01

    摘要: 本发明公开了一种双模系统下的竞争时隙优化方法、装置、设备和计算机可读存储介质,双模系统下的竞争时隙优化方法包括:主节点根据双模系统的网络状态确定需要参与时隙优化的站点的代理节点,记为目标PCO,并根据目标PCO的数量和目标PCO在HRF链路上负载的站点数量得到时隙优化分片长度,以及更新目标PCO对应的无线信标标志值,并根据无线信标标志值、时隙优化分片长度配置标准信标帧,得到第一信标帧;代理节点利用第一信标帧中的无线信标标志值更新第一信标帧得到第二信标帧;站点根据第二信标帧从竞争时隙中确定出目标时隙段。该方法能够实现竞争时隙的合理动态分配,使时隙内的竞争有序化,减少冲突的发生。