公开(公告)号：CN1664775A

公开(公告)日：2005-09-07

申请号：CN200410016756.1

申请日：2004-03-03

Applicant: 浙江大学

Inventor： 陈晓毅 ,  刘鹏 ,  姚庆栋 ,  李东晓 ,  俞国军

IPC: G06F9/38

Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种面向内存的数字信号处理器(DSP)结构，尤其涉及到数字信号处理器中数据旁路技术。本发明提出了一种新的数据旁路技术，在该电路中，实现了6路的数据转发，其中4路对11个数据源进行有优先级的并行数据选择，2路对3个数据源进行有优先级的并行数据选择。本发明的有益效果是减少流水线中的冲突停顿，减少时延，提高处理器的时钟，从而提高实时处理能力。本发明设计的6级流水线结构的数字信号处理器中的数据旁路技术对关键的4路都采用了并行处理技术，而一般的做法是每一路需要用10个数据选择器进行串行数据选择。

公开(公告)号：CN100514281C

公开(公告)日：2009-07-15

申请号：CN200410016756.1

申请日：2004-03-03

Applicant: 浙江大学

Inventor： 陈晓毅 ,  刘鹏 ,  姚庆栋 ,  李东晓 ,  俞国军

IPC: G06F9/38

Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种面向内存的数字信号处理器(DSP)结构，尤其涉及到数字信号处理器中数据旁路技术。本发明提出了一种新的数据旁路技术，在该电路中，实现了6路的数据转发，其中4路对11个数据源进行有优先级的并行数据选择，2路对3个数据源进行有优先级的并行数据选择。本发明的有益效果是减少流水线中的冲突停顿，减少时延，提高处理器的时钟，从而提高实时处理能力。本发明设计的6级流水线结构的数字信号处理器中的数据旁路技术对关键的4路都采用了并行处理技术，而一般的做法是每一路需要用10个数据选择器进行串行数据选择。