-
公开(公告)号：CN110041074B
公开(公告)日：2021-09-07
申请号：CN201910478416.7
申请日：2019-06-03
Applicant: 桂林电子科技大学
IPC: C04B35/495 , C04B35/622
Abstract: 本发明提供了一种上转换发光透明铁电陶瓷材料及其制备方法和应用，属于陶瓷材料领域。本发明提供的陶瓷材料结构式为：(1‑x)K0.5Na0.5NbO3‑xSr(Yb0.5Nb0.5)O3‑yM，M为Er或Ho，x＝0.05～0.35，y＝0.001～0.01。本发明提供的陶瓷材料以K0.5Na0.5NbO3(KNN)铁电陶瓷为基体，固溶第二组元Sr(Yb0.5Nb0.5)O3后，使陶瓷材料具有透明性能；在此基础上，通过掺杂稀土Er或Ho，使陶瓷材料同时具有上转换光致发光性能。本发明提供的陶瓷材料同时具备较好的上转换发光性能和铁电性能，而且透光性较好，是一种多功能陶瓷材料。
-
公开(公告)号：CN103187527B
公开(公告)日：2015-08-12
申请号：CN201310067831.6
申请日：2013-03-05
Applicant: 桂林电子科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种Ce掺杂Bi4-xCexTi3O12电致阻变薄膜及其阻变电容的制备方法，包括以Pt/TiO2/Si为衬底，采用溶胶-凝胶(Sol-Gel)工艺方法制备Bi4-xCexTi3O12电致阻变薄膜，采用直流磁控溅射工艺方法制备金属薄膜上电极并获得相应的阻变电容。本发明的优点是：（1）薄膜的组分控制精确，而且易于调整（掺杂）组分，能够大面积制膜，成本低；（2）采用多次匀胶，分层预热、线性升温加保温的工艺方案，可提高结晶度，减少薄膜内应力，提高薄膜的质量和性能；（3）与半导体Si集成工艺兼容；（4）通过适量的Ce掺杂，可以明显提高Bi4-xCexTi3O12薄膜的阻变性能。
-
公开(公告)号：CN103187527A
公开(公告)日：2013-07-03
申请号：CN201310067831.6
申请日：2013-03-05
Applicant: 桂林电子科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种Ce掺杂Bi4-xCexTi3O12电致阻变薄膜及其阻变电容的制备方法，包括以Pt/TiO2/Si为衬底，采用溶胶-凝胶(Sol-Gel)工艺方法制备Bi4-xCexTi3O12电致阻变薄膜，采用直流磁控溅射工艺方法制备金属薄膜上电极并获得相应的阻变电容。本发明的优点是：（1）薄膜的组分控制精确，而且易于调整（掺杂）组分，能够大面积制膜，成本低；（2）采用多次匀胶，分层预热、线性升温加保温的工艺方案，可提高结晶度，减少薄膜内应力，提高薄膜的质量和性能；（3）与半导体Si集成工艺兼容；（4）通过适量的Ce掺杂，可以明显提高Bi4-xCexTi3O12薄膜的阻变性能。
-
公开(公告)号：CN102244010A
公开(公告)日：2011-11-16
申请号：CN201110150070.1
申请日：2011-06-03
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种玻璃衬底p-CuAlO2/n-ZnO:Al透明薄膜异质结的制备方法，(1)采用溶胶-凝胶(Sol-Gel)工艺制备p-CAO透明导电薄膜后，再采用超声喷雾热解(USP)工艺制备n-AZO透明导电薄膜；(2)制备p-CAO薄膜时需多次匀胶、分层预热处理；(3)p-CAO薄膜需经退火处理，且退火在氩气气氛下进行；(4)采用USP工艺，在已覆盖CAO薄膜衬底上沉积n-AZO透明导电薄膜；(5)沉积n-AZO透明导电薄膜时衬底需加热，且衬底温度不超过320℃，样品自然冷却即得p-CuAlO2/n-ZnO:Al(p-CAO/n-AZO)透明薄膜异质结。该方法新颖、简单，且能满足大面积成膜工艺要求，其制备的p-CAO/n-AZO异质结为全透明结构并能实现p-n结功能，具有良好的光电性能。
-
公开(公告)号：CN113429205B
公开(公告)日：2022-04-01
申请号：CN202110806711.8
申请日：2021-07-16
Applicant: 桂林电子科技大学
IPC: C04B35/495 , C04B35/622 , C09K11/74
Abstract: 本发明提供了一种透明下转换光致发光陶瓷材料及其制备方法和应用，属于陶瓷材料技术领域。本发明提供的透明下转换光致发光陶瓷材料，化学式为0.94K0.5Na0.5NbO3‑0.06Sr(Bi0.5Nb0.5)O3,x％Ce，x＝0.1～0.4。本发明提供的陶瓷材料以K0.5Na0.5NbO3(KNN)铁电陶瓷为基体，固溶第二组元Sr(Bi0.5Nb0.5)O3后，使陶瓷材料具有透光性能；在此基础上掺杂稀土Ce，使陶瓷材料同时具有良好的透光性和下转换发光性能。本发明通过控制上述陶瓷材料中各种成分的含量，使所述陶瓷材料具有出色的透明和发光性能，是一种多功能光电陶瓷材料。
-
Patent Agency Ranking
公开(公告)号：CN103236497B
公开(公告)日：2015-10-28
申请号：CN201310145707.7
申请日：2013-04-25
Applicant: 桂林电子科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于钛酸铋材料的阻变存储器及其制备方法。阻变存储介质层为Bi4Ti3O12及其掺杂物，掺杂元素包括Nb、Ta、La、Sr、V、Nd、Ce、Sm、Ca和Pr，阻变介质层为薄膜形态。器件结构为衬底/下电极/阻变介质层/上电极，上、下电极材料为导电氧化物或金属，上、下电极的厚度为80nm到500nm，阻变介质层厚度为10nm到1000nm。整个存储器的制备使用磁控溅射方法。本发明的有益效果在于采用钛酸铋作为存储介质的阻变存储器具有较大的高低电阻比，有利于数字信息0和1的区分，降低了数据的写入和读取的误判。
-
公开(公告)号：CN102244010B
公开(公告)日：2013-08-21
申请号：CN201110150070.1
申请日：2011-06-03
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种玻璃衬底p-CuAlO2/n-ZnO:Al透明薄膜异质结的制备方法，(1)采用溶胶-凝胶(Sol-Gel)工艺制备p-CAO透明导电薄膜后，再采用超声喷雾热解(USP)工艺制备n-AZO透明导电薄膜；(2)制备p-CAO薄膜时需多次匀胶、分层预热处理；(3)p-CAO薄膜需经退火处理，且退火在氩气气氛下进行；(4)采用USP工艺，在已覆盖CAO薄膜衬底上沉积n-AZO透明导电薄膜；(5)沉积n-AZO透明导电薄膜时衬底需加热，且衬底温度不超过320℃，样品自然冷却即得p-CuAlO2/n-ZnO:Al(p-CAO/n-AZO)透明薄膜异质结。该方法新颖、简单，且能满足大面积成膜工艺要求，其制备的p-CAO/n-AZO异质结为全透明结构并能实现p-n结功能，具有良好的光电性能。
-
公开(公告)号：CN102180704A
公开(公告)日：2011-09-14
申请号：CN201110052767.5
申请日：2011-03-04
Applicant: 桂林电子科技大学
IPC: C04B41/50
Abstract: 本发明公开了一种Si衬底Bi3TiNbO9-Bi4Ti3O12自然超晶格铁电薄膜的制备方法，采用溶胶-凝胶工艺，直接形成自然超晶格结构；为弥补Bi2O3在高温下易于挥发，在Bi3TiNbO9-Bi4Ti3O12名义成分配料的基础上，采用Bi适度过量的成分配方；采用多次匀胶、分层退火；成膜退火在氧气气氛下进行。该方法简单且能满足硅平面工艺的要求，其制备的Bi3TiNbO9-Bi4Ti3O12铁电薄膜具有超晶格结构和突出的铁电性能、优异的抗疲劳特性及良好的综合性能。
-
公开(公告)号：CN112830781A
公开(公告)日：2021-05-25
申请号：CN202110068249.6
申请日：2021-01-19
Applicant: 桂林电子科技大学
IPC: C04B35/495 , C04B35/622 , C04B35/63
Abstract: 本发明提供了一种无铅透明铁电陶瓷材料及其制备方法和应用，涉及陶瓷材料技术领域。本发明提供的无铅透明铁电陶瓷材料的化学组成为(1‑x)K0.5Na0.5NbO3‑xSr(Bi0.5Nb0.5)O3，x＝0.02～0.07。本发明以KNN铁电陶瓷为基体，固溶第二组元Sr(Bi0.5Nb0.5)O3后，使陶瓷材料具有透光性能；通过控制第二组元的固溶比例，有效调控陶瓷的相结构，使陶瓷处在四方相和立方相两项共存的伪立方相结构，显著提高陶瓷的透过率，并使陶瓷材料具备较好的铁电性能。本发明提供的透明铁电陶瓷材料不含铅，且具有良好的透光性能和铁电性能，是一种光、电功能共存且可调控的多功能陶瓷材料。
-
公开(公告)号：CN103236497A
公开(公告)日：2013-08-07
申请号：CN201310145707.7
申请日：2013-04-25
Applicant: 桂林电子科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于钛酸铋材料的阻变存储器及其制备方法。阻变存储介质层为Bi4Ti3O12及其掺杂物，掺杂元素包括Nb、Ta、La、Sr、V、Nd、Ce、Sm、Ca和Pr，阻变介质层为薄膜形态。器件结构为衬底/下电极/阻变介质层/上电极，上、下电极材料为导电氧化物或金属，上、下电极的厚度为80nm到500nm，阻变介质层厚度为10nm到1000nm。整个存储器的制备使用磁控溅射方法。本发明的有益效果在于采用钛酸铋作为存储介质的阻变存储器具有较大的高低电阻比，有利于数字信息0和1的区分，降低了数据的写入和读取的误判。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.022 seconds)
