层叠陶瓷电子部件
    1.
    发明公开

    公开(公告)号:CN102623176A

    公开(公告)日:2012-08-01

    申请号:CN201210007392.5

    申请日:2012-01-11

    CPC classification number: H01G4/005 H01G4/012 H01G4/232 H01G4/30

    Abstract: 本发明提供一种层叠陶瓷电子部件。当要通过电解镀来使镀膜在小型尺寸的电子部件的内部电极的露出端析出时,导电性介质与内部电极的露出端接触的概率低,因此不能期望充分的镀生长。为此,当将沿着陶瓷层(15)的层叠方向的、不存在内部电极(3,4)的区域定义为非有效区域时,在非有效区域中,按照引出到陶瓷胚体(2)的外表面的至少两处、且与外部电极(7)电连接的方式,形成有虚拟通过导体(5)。若导电性介质与虚拟通过导体(5)的露出部中的一处接触,则也通电到剩余的露出部。由此,缩短用于形成作为外部电极(7)的衬底的镀膜(33)的时间。

    层叠陶瓷电子部件
    2.
    发明公开

    公开(公告)号:CN102832046A

    公开(公告)日:2012-12-19

    申请号:CN201210190882.3

    申请日:2012-06-11

    CPC classification number: H01G4/005 H01G4/12 H01G4/232 H01G4/30

    Abstract: 本发明提供一种层叠陶瓷电子部件,为了使层叠陶瓷电子部件的安装时的姿势稳定,通过在陶瓷胚体表面进行直接镀覆来较薄地形成平坦的外部导体的方式是有效的,而本发明的层叠陶瓷电子部件的构造能提高该成为外部导体的镀膜的析出的效率。在陶瓷胚体(2)的外表面设置曲面部(23~26),使配置于陶瓷胚体(2)的内部的内部导体(5~10)在曲面部(23~26)和主面(17)以及(18)露出,使它们成为镀覆析出的起点。外部导体(14)中的由镀膜构成的基底层(43)按照直接覆盖内部导体(5~10)的露出部的方式形成。

    层叠陶瓷电子部件
    3.
    发明授权

    公开(公告)号:CN102623176B

    公开(公告)日:2014-12-03

    申请号:CN201210007392.5

    申请日:2012-01-11

    CPC classification number: H01G4/005 H01G4/012 H01G4/232 H01G4/30

    Abstract: 本发明提供一种层叠陶瓷电子部件。当要通过电解镀来使镀膜在小型尺寸的电子部件的内部电极的露出端析出时,导电性介质与内部电极的露出端接触的概率低,因此不能期望充分的镀生长。为此,当将沿着陶瓷层(15)的层叠方向的、不存在内部电极(3,4)的区域定义为非有效区域时,在非有效区域中,按照引出到陶瓷胚体(2)的外表面的至少两处、且与外部电极(7)电连接的方式,形成有虚拟通过导体(5)。若导电性介质与虚拟通过导体(5)的露出部中的一处接触,则也通电到剩余的露出部。由此,缩短用于形成作为外部电极(7)的衬底的镀膜(33)的时间。

    多层电子组件
    5.
    发明授权

    公开(公告)号:CN100587868C

    公开(公告)日:2010-02-03

    申请号:CN200680027136.5

    申请日:2006-08-08

    CPC classification number: H01G4/30 H01G4/232 H01G4/2325

    Abstract: 本发明公开了一种多层电子组件,其中通过在端子电极上形成电阻性膜来结合电阻性元件。在该多层电子组件中,可通过在具有电阻性膜的端子电极上电镀来有效地形成厚度均匀的镀膜。为了形成端子电极(11),将电阻膜(21)直接形成于组件主体(2)的表面上,然后形成体积电阻率相对低的导电树脂膜(22)以覆盖电阻膜(21)。导电树脂膜(22)较佳地具有小于1×10-4Ω·m的电阻率,而厚度均匀的镀膜(23)可通过电镀有效地形成于这一导电树脂膜上。

    层叠陶瓷电子部件
    7.
    发明授权

    公开(公告)号:CN102832046B

    公开(公告)日:2015-06-10

    申请号:CN201210190882.3

    申请日:2012-06-11

    CPC classification number: H01G4/005 H01G4/12 H01G4/232 H01G4/30

    Abstract: 本发明提供一种层叠陶瓷电子部件,为了使层叠陶瓷电子部件的安装时的姿势稳定,通过在陶瓷胚体表面进行直接镀覆来较薄地形成平坦的外部导体的方式是有效的,而本发明的层叠陶瓷电子部件的构造能提高该成为外部导体的镀膜的析出的效率。在陶瓷胚体(2)的外表面设置曲面部(23~26),使配置于陶瓷胚体(2)的内部的内部导体(5~10)在曲面部(23~26)和主面(17)以及(18)露出,使它们成为镀覆析出的起点。外部导体(14)中的由镀膜构成的基底层(43)按照直接覆盖内部导体(5~10)的露出部的方式形成。

    噪声滤波器阵列
    8.
    发明公开

    公开(公告)号:CN101490953A

    公开(公告)日:2009-07-22

    申请号:CN200780026263.8

    申请日:2007-07-13

    Abstract: 本发明提供一种整体能维持简单的结构,并能个别地调整多个滤波器元件的LC串联谐振电路的电感的噪声滤波器阵列。由具有线圈和电容器的LC并联谐振电路及LC串联谐振电路构成的滤波器元件(F1~F4)并列设置为阵列状而整体形成,并且对于构成各滤波器元件(F1~F4)的接地用的电容器(C12~C42)的信号侧电极(8),个别地连接与该电容器(C12~C42)一起构成LC串联谐振电路的电感调整用导体(L12~L42),并且将电容器(C12~C42)的接地侧电极(9)相对于各信号侧电极(8)共同地对置配置。

    多层电子组件
    9.
    发明公开

    公开(公告)号:CN101228601A

    公开(公告)日:2008-07-23

    申请号:CN200680027136.5

    申请日:2006-08-08

    CPC classification number: H01G4/30 H01G4/232 H01G4/2325

    Abstract: 本发明公开了一种多层电子组件,其中通过在端子电极上形成电阻性膜来结合电阻性元件。在该多层电子组件中,可通过在具有电阻性膜的端子电极上电镀来有效地形成厚度均匀的镀膜。为了形成端子电极(11),将电阻膜(21)直接形成于组件主体(2)的表面上,然后形成体积电阻率相对低的导电树脂膜(22)以覆盖电阻膜(21)。导电树脂膜(22)较佳地具有小于1×10-4Ω·m的电阻率,而厚度均匀的镀膜(23)可通过电镀有效地形成于这一导电树脂膜上。

Patent Agency Ranking