-
公开(公告)号：CN102832046B
公开(公告)日：2015-06-10
申请号：CN201210190882.3
申请日：2012-06-11
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种层叠陶瓷电子部件，为了使层叠陶瓷电子部件的安装时的姿势稳定，通过在陶瓷胚体表面进行直接镀覆来较薄地形成平坦的外部导体的方式是有效的，而本发明的层叠陶瓷电子部件的构造能提高该成为外部导体的镀膜的析出的效率。在陶瓷胚体(2)的外表面设置曲面部(23～26)，使配置于陶瓷胚体(2)的内部的内部导体(5～10)在曲面部(23～26)和主面(17)以及(18)露出，使它们成为镀覆析出的起点。外部导体(14)中的由镀膜构成的基底层(43)按照直接覆盖内部导体(5～10)的露出部的方式形成。
-
Patent Agency Ranking
公开(公告)号：CN102623176B
公开(公告)日：2014-12-03
申请号：CN201210007392.5
申请日：2012-01-11
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种层叠陶瓷电子部件。当要通过电解镀来使镀膜在小型尺寸的电子部件的内部电极的露出端析出时，导电性介质与内部电极的露出端接触的概率低，因此不能期望充分的镀生长。为此，当将沿着陶瓷层(15)的层叠方向的、不存在内部电极(3，4)的区域定义为非有效区域时，在非有效区域中，按照引出到陶瓷胚体(2)的外表面的至少两处、且与外部电极(7)电连接的方式，形成有虚拟通过导体(5)。若导电性介质与虚拟通过导体(5)的露出部中的一处接触，则也通电到剩余的露出部。由此，缩短用于形成作为外部电极(7)的衬底的镀膜(33)的时间。
-
公开(公告)号：CN102832046A
公开(公告)日：2012-12-19
申请号：CN201210190882.3
申请日：2012-06-11
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种层叠陶瓷电子部件，为了使层叠陶瓷电子部件的安装时的姿势稳定，通过在陶瓷胚体表面进行直接镀覆来较薄地形成平坦的外部导体的方式是有效的，而本发明的层叠陶瓷电子部件的构造能提高该成为外部导体的镀膜的析出的效率。在陶瓷胚体(2)的外表面设置曲面部(23～26)，使配置于陶瓷胚体(2)的内部的内部导体(5～10)在曲面部(23～26)和主面(17)以及(18)露出，使它们成为镀覆析出的起点。外部导体(14)中的由镀膜构成的基底层(43)按照直接覆盖内部导体(5～10)的露出部的方式形成。
-
公开(公告)号：CN102915838B
公开(公告)日：2015-12-02
申请号：CN201210258538.3
申请日：2012-07-24
Applicant: 株式会社村田制作所
IPC: H01G4/232 , H01G4/30 , H01C1/142 , H01L41/047
CPC classification number: H01G4/005 , H01C1/148 , H01C7/18 , H01G4/012 , H01G4/232 , H01G4/30 , H01L41/0471
Abstract: 本发明提供一种层叠陶瓷电子部件。在内部电极的露出部析出镀覆膜时，为了实现更可靠的镀覆生长，在不存在任何内部电极的外层部中形成了虚拟导体时，层叠陶瓷电子部件的可靠性例如BDV有时会下降。本发明的层叠陶瓷电子部件，在将外层部(24)中的外层虚拟导体(7)彼此的间隔设为d1、将内层部中的第1内部电极(3)及第2内部电极(4)的间隔设为d2时，满足1.7d2≤dl。由此，通过减少外层部(24)中的外层虚拟导体(7)的密度，可缓和在烧成前的冲压时外层虚拟导体(7)对内部电极(3、4)的挤压，这样能够防止内部电极间距离局部性变短，能够有效地抑制BDV下降这种层叠陶瓷电子部件的可靠性的降低。
-
公开(公告)号：CN102915838A
公开(公告)日：2013-02-06
申请号：CN201210258538.3
申请日：2012-07-24
Applicant: 株式会社村田制作所
IPC: H01G4/232 , H01G4/30 , H01C1/142 , H01L41/047
CPC classification number: H01G4/005 , H01C1/148 , H01C7/18 , H01G4/012 , H01G4/232 , H01G4/30 , H01L41/0471
Abstract: 本发明提供一种层叠陶瓷电子部件。在内部电极的露出部析出镀覆膜时，为了实现更可靠的镀覆生长，在不存在任何内部电极的外层部中形成了虚拟导体时，层叠陶瓷电子部件的可靠性例如BDV有时会下降。本发明的层叠陶瓷电子部件，在将外层部(24)中的外层虚拟导体(7)彼此的间隔设为d1、将内层部中的第1内部电极(3)及第2内部电极(4)的间隔设为d2时，满足1.7d2≤dl。由此，通过减少外层部(24)中的外层虚拟导体(7)的密度，可缓和在烧成前的冲压时外层虚拟导体(7)对内部电极(3、4)的挤压，这样能够防止内部电极间距离局部性变短，能够有效地抑制BDV下降这种层叠陶瓷电子部件的可靠性的降低。
-
公开(公告)号：CN102623176A
公开(公告)日：2012-08-01
申请号：CN201210007392.5
申请日：2012-01-11
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种层叠陶瓷电子部件。当要通过电解镀来使镀膜在小型尺寸的电子部件的内部电极的露出端析出时，导电性介质与内部电极的露出端接触的概率低，因此不能期望充分的镀生长。为此，当将沿着陶瓷层(15)的层叠方向的、不存在内部电极(3，4)的区域定义为非有效区域时，在非有效区域中，按照引出到陶瓷胚体(2)的外表面的至少两处、且与外部电极(7)电连接的方式，形成有虚拟通过导体(5)。若导电性介质与虚拟通过导体(5)的露出部中的一处接触，则也通电到剩余的露出部。由此，缩短用于形成作为外部电极(7)的衬底的镀膜(33)的时间。
-
-
-
-
-
Search Results
6
records
(took 0.04 seconds)
