复合滤波器装置
    1.
    发明公开

    公开(公告)号:CN116584038A

    公开(公告)日:2023-08-11

    申请号:CN202180084305.3

    申请日:2021-12-07

    Inventor: 宫本幸治

    Abstract: 本发明提供一种能够抑制公共连接的其他的带通型滤波器的通带内的纹波的产生的复合滤波器装置。复合滤波器装置具备:梯型滤波器(10),具有包括第1串联臂谐振器(S1)在内的至少1个串联臂谐振器、和包括第1并联臂谐振器(P1)在内的至少1个并联臂谐振器;和至少1个带通型滤波器(11、12),梯型滤波器(10)和至少1个带通型滤波器(11、12)的一端彼此公共连接,第1串联臂谐振器(S1)在串联臂谐振器(S1~S5)之中配置得最靠近公共端子(13),第1并联臂谐振器(P1)在并联臂谐振器(P1~P4)之中配置得最靠近公共端子(13),在将第1串联臂谐振器(S1)的IDT的占空比设为Sa,将第1并联臂谐振器(P1)的IDT的占空比设为Pa,将其余的串联臂谐振器(S2~S5)以及并联臂谐振器(P2~P4)的IDT的占空比设为Ta时,满足下述的式(1)、式(2)以及式(3)之中的任意一个。Sa

    弹性波装置
    3.
    发明授权

    公开(公告)号:CN111492576B

    公开(公告)日:2023-09-26

    申请号:CN201880081615.8

    申请日:2018-10-19

    Abstract: 本发明提供一种能够在抑制活塞模式的阻碍的同时谋求ESD耐性的提高的弹性波装置。弹性波装置(1)具备:IDT电极(3),与第1端子(11)和第2端子(12)连接;和反射器(8),与第2端子(12)连接。在将IDT电极(3)的一组电极指之中位于第2方向(D2)上的一端的电极指设为第1端电极指,将位于另一端的电极指设为第2端电极指的情况下,第1端电极指至少在前端部具有宽幅部。第1端电极指在第2方向(D2)上位于反射器(8)与第2端电极指之间。第1汇流条和第2汇流条之中不与第1端电极指连接的汇流条的内侧汇流条部在第2方向(D2)上位于比第1端电极指的宽幅部更靠内侧,使得在第1方向(D1)上不与第1端电极指的宽幅部重叠。

    弹性波装置
    4.
    发明公开

    公开(公告)号:CN111492576A

    公开(公告)日:2020-08-04

    申请号:CN201880081615.8

    申请日:2018-10-19

    Abstract: 本发明提供一种能够在抑制活塞模式的阻碍的同时谋求ESD耐性的提高的弹性波装置。弹性波装置(1)具备:IDT电极(3),与第1端子(11)和第2端子(12)连接;和反射器(8),与第2端子(12)连接。在将IDT电极(3)的一组电极指之中位于第2方向(D2)上的一端的电极指设为第1端电极指,将位于另一端的电极指设为第2端电极指的情况下,第1端电极指至少在前端部具有宽幅部。第1端电极指在第2方向(D2)上位于反射器(8)与第2端电极指之间。第1汇流条和第2汇流条之中不与第1端电极指连接的汇流条的内侧汇流条部在第2方向(D2)上位于比第1端电极指的宽幅部更靠内侧,使得在第1方向(D1)上不与第1端电极指的宽幅部重叠。

    弹性波装置
    5.
    发明授权

    公开(公告)号:CN111492575B

    公开(公告)日:2023-09-26

    申请号:CN201880081589.9

    申请日:2018-10-19

    Abstract: 在抑制活塞模式的阻碍的同时谋求ESD耐性的提高。将多个IDT电极(3)之中在第2方向(D2)上相邻的两个IDT电极(3)的一者设为第1IDT电极,将另一者设为第2IDT电极,此时,在第1IDT电极中,一组电极指之中最靠近第2IDT电极的第1电极指(6)包含第2方向(D2)的宽度比最靠近第2IDT电极的第1电极指(6)的第1方向(D1)的中央部(60)大的宽幅部(62)。在第1IDT电极中,关于最靠近第2IDT电极的第1电极指(6),第1距离(L1)比第2距离(L2)短,该第1距离(L1)是沿着第1方向(D1)的中央部(60)的中心线(6X)和宽幅部(62)的第2IDT电极侧的外缘(621)的第2方向(D2)的最大距离,该第2距离(L2)是中央部(60)的中心线(6X)和宽幅部(62)的与第2IDT电极相反侧的外缘(622)的第2方向(D2)的最大距离。

    弹性波装置
    6.
    发明公开

    公开(公告)号:CN111492575A

    公开(公告)日:2020-08-04

    申请号:CN201880081589.9

    申请日:2018-10-19

    Abstract: 在抑制活塞模式的阻碍的同时谋求ESD耐性的提高。将多个IDT电极(3)之中在第2方向(D2)上相邻的两个IDT电极(3)的一者设为第1IDT电极,将另一者设为第2IDT电极,此时,在第1IDT电极中,一组电极指之中最靠近第2IDT电极的第1电极指(6)包含第2方向(D2)的宽度比最靠近第2IDT电极的第1电极指(6)的第1方向(D1)的中央部(60)大的宽幅部(62)。在第1IDT电极中,关于最靠近第2IDT电极的第1电极指(6),第1距离(L1)比第2距离(L2)短,该第1距离(L1)是沿着第1方向(D1)的中央部(60)的中心线(6X)和宽幅部(62)的第2IDT电极侧的外缘(621)的第2方向(D2)的最大距离,该第2距离(L2)是中央部(60)的中心线(6X)和宽幅部(62)的与第2IDT电极相反侧的外缘(622)的第2方向(D2)的最大距离。

    陷波滤波器
    7.
    发明授权

    公开(公告)号:CN110383688B

    公开(公告)日:2023-01-24

    申请号:CN201880016518.0

    申请日:2018-02-27

    Abstract: 本发明提供一种能够抑制通带中的阻带响应并能够抑制纹波的陷波滤波器。陷波滤波器(1)具备:具有压电性的基板(12),由高声速构件(4)、设置在高声速构件(4)上的低声速膜(3)、以及设置在低声速膜(3)上的压电薄膜(2)构成;IDT电极(5),设置在压电薄膜(2)上;以及反射器(16、17),设置在IDT电极(5)的弹性波传播方向两侧。在将由IDT电极(5)的电极指间距规定的波长设为λ时,并在将IDT电极(5)的电极指中的位于最靠反射器(16、17)侧的电极指与反射器(16、17)的电极指中的位于最靠IDT电极(5)侧的电极指的电极指中心间距离设为IR间隙GIR时,IR间隙GIR在0.1λ≤GIR<0.5λ以及0.5λ<GIR≤0.9λ中的一个范围内。

    弹性波滤波器
    8.
    发明公开

    公开(公告)号:CN111527699A

    公开(公告)日:2020-08-11

    申请号:CN201880084081.4

    申请日:2018-12-21

    Inventor: 宫本幸治

    Abstract: 弹性波滤波器(10)具备串联臂谐振器(101~105)以及并联臂谐振器(201~204),串联臂谐振器(101~105)以及并联臂谐振器(201~204)是具有形成在具有压电性的基板(5)上的IDT电极的弹性波谐振器,串联臂谐振器(101~105)具有的IDT电极包含第1间隔剔除电极(浮动电极),并联臂谐振器(201~204)具有的IDT电极包含第2间隔剔除电极(填充电极)。

    陷波滤波器
    9.
    发明公开

    公开(公告)号:CN110383688A

    公开(公告)日:2019-10-25

    申请号:CN201880016518.0

    申请日:2018-02-27

    Abstract: 本发明提供一种能够抑制通带中的阻带响应并能够抑制纹波的陷波滤波器。陷波滤波器(1)具备:具有压电性的基板(12),由高声速构件(4)、设置在高声速构件(4)上的低声速膜(3)、以及设置在低声速膜(3)上的压电薄膜(2)构成;IDT电极(5),设置在压电薄膜(2)上;以及反射器(16、17),设置在IDT电极(5)的弹性波传播方向两侧。在将由IDT电极(5)的电极指间距规定的波长设为λ时,并在将IDT电极(5)的电极指中的位于最靠反射器(16、17)侧的电极指与反射器(16、17)的电极指中的位于最靠IDT电极(5)侧的电极指的电极指中心间距离设为IR间隙GIR时,IR间隙GIR在0.1λ≤GIR<0.5λ以及0.5λ<GIR≤0.9λ中的一个范围内。

    弹性波装置
    10.
    发明公开

    公开(公告)号:CN106416068A

    公开(公告)日:2017-02-15

    申请号:CN201580028523.X

    申请日:2015-04-23

    Inventor: 宫本幸治

    Abstract: 提供即使电极指的线宽有偏差也难以出现衰减特性的偏差的弹性波装置。弹性波装置(1)具备:具有第1~第3IDT(11~13)的纵耦合谐振器型声表面波滤波器(4)、和由声表面波谐振器与声表面波传播方向正交的方向上延伸的第2IDT(12)的中心轴让纵耦合谐振器型声表面波滤波器(4)的两侧为非对称,在将声表面波谐振器(5)的IDT(16)的占空比设为D0、将第1~第3IDT(11~13)的占空比设为D1~D3时,占空比D0是占空比D1~D3当中最大的占空比与最小的占空比之间的大小。(5)构成的并联陷波器。相对于在压电基板上在

Patent Agency Ranking