公开(公告)号：CN119817186A

公开(公告)日：2025-04-11

申请号：CN202480003838.8

申请日：2024-02-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 足达优人 ,  水上诚 ,  窟阳一

IPC: H10D8/60 ,  H10D8/00 ,  H10D8/50 ,  H10D64/01 ,  H10D64/64

Abstract: 提供一种能够提高特性的半导体装置。根据实施方式，半导体装置包含第一电极、第一导电部件、第一导电型的第一半导体区域及第二导电型的第二半导体区域。第一半导体区域设置在第一电极与第一导电部件之间。第一半导体区域包括第一～第三部分区域。第一半导体区域以及第一导电部件进行肖特基接触。第二半导体区域包含沿着第一方向延伸的多个第一部分、沿着第二方向延伸的多个第二部分、及第三部分。第三部分设置于多个第二部分的周围，与多个第二部分连续。第一部分区域设置在第一电极与多个第一部分之间以及第一电极与第二部分区域之间。第二部分区域设置在多个第一部分中的一个与多个第一部分中的另一个之间。

公开(公告)号：CN119817185A

公开(公告)日：2025-04-11

申请号：CN202480003805.3

申请日：2024-02-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 窟阳一 ,  水上诚

IPC: H10D8/60 ,  H10D62/10 ,  H10D8/50 ,  H10D8/00

Abstract: 实施方式的半导体装置具备：SiC层，具有由硅面构成的第一面以及由碳面构成的第二面；多个突起部，将所述第一面的一部分作为顶面，具有与所述顶面连接的侧面；第一电极，与所述多个突起部之间形成肖特基结；第二电极，设置在所述第二面上；第一导电型的第一半导体区域，设置在所述SiC层内；第二导电型的第二半导体区域，设置在所述多个突起部之间的所述SiC层内，位于所述第一半导体区域与所述第一电极之间；以及第一导电型的第三半导体区域，设置在所述突起部的所述侧面，位于所述第一电极与所述突起部内的所述第一半导体区域之间，与所述第一半导体区域相比，第一导电型的杂质浓度高。