公开(公告)号：CN1271963A

公开(公告)日：2000-11-01

申请号：CN00107076.2

申请日：2000-04-27

Applicant: 株式会社东芝

Inventor： 神谷荣二 ,  清水和裕

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42324

Abstract: 在对浮置栅极进行刻蚀之际,刻蚀的控制是困难的。在各个存储单元MC中,在半导体衬底11的表面上,形成栅极氧化膜12,在该栅极氧化膜12的上边形成构成浮置栅极FG的第1浮置栅极13a。在该第1浮置栅极13a的上边,形成第2浮置栅极13b。绝缘膜14起着对构成第2浮置栅极13b的多晶硅进行刻蚀之际的阻挡层的作用。

公开(公告)号：CN1154190C

公开(公告)日：2004-06-16

申请号：CN00107076.2

申请日：2000-04-27

Applicant: 株式会社东芝

Inventor： 神谷荣二 ,  清水和裕

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42324

Abstract: 在对浮置栅极进行刻蚀之际，刻蚀的控制是困难的。在各个存储单元MC中，在半导体衬底11的表面上，形成栅极氧化膜12，在该栅极氧化膜12的上边形成构成浮置栅极FG的第1浮置栅极13a。在该第1浮置栅极13a的上边，形成第2浮置栅极13b。绝缘膜14起着对构成第2浮置栅极13b的多晶硅进行刻蚀之际的阻挡层的作用。