公开(公告)号：CN1131324A

公开(公告)日：1996-09-18

申请号：CN95118497.0

申请日：1995-10-13

Applicant: 株式会社东芝

Inventor： 望月义夫 ,  加藤秀夫 ,  杉浦伸竹

IPC: G11C11/40 ,  H01L27/10

CPC classification number: G06F12/1408 ,  G11C8/20 ,  G11C16/22

Abstract: 本发明旨在提供一种半导体存储装置及其制造方法。本发明的有效地址数据确定器1具有与芯片固有的内部地址对应的非易失性电路特性或配线，输出有效地址数据。伪数据发生电路2产生伪数据。有效数据区域检测电路3将有效地址数据与内部地址进行比较，如果是有效地址区域，就生成信号REAL。输出选择电路4根据信号REAL决定把伪数据从输出选择电路4输出，还是将从读出放大器输入的自己的单元数据进行输出。

公开(公告)号：CN1054457C

公开(公告)日：2000-07-12

申请号：CN95118497.0

申请日：1995-10-13

Applicant: 株式会社东芝

Inventor： 望月义夫 ,  加藤秀夫 ,  杉浦伸竹

IPC: G11C11/40 ,  H01L27/10

CPC classification number: G06F12/1408 ,  G11C8/20 ,  G11C16/22

Abstract: 本发明旨在提供一种半导体存储装置及其制造方法。本发明的有效地址数据确定器1具有与芯片固有的内部地址对应的非易失性电路特性或配线，输出有效地址数据。伪数据发生电路2产生伪数据。有效数据区域检测电路3将有效地址数据与内部地址进行比较，如果是有效地址区域，就生成信号REAL。输出选择电路4根据信号REAL决定把伪数据从输出选择电路4输出，还是将从读出放大器输入的自己的单元数据进行输出。

公开(公告)号：CN1102499A

公开(公告)日：1995-05-10

申请号：CN94108259.8

申请日：1994-07-12

Applicant: 株式会社东芝

Inventor： 杉浦伸竹 ,  加藤秀雄 ,  望月义夫

IPC: G11C17/08

CPC classification number: G11C11/5692 ,  G11C8/14 ,  G11C11/56 ,  G11C11/5621 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/32 ,  G11C2211/5642

Abstract: 本发明提供了一种半导体存储装置及读出方法，存储器的读出余裕大、印刷电路板小、读出电路能减小峰值电流。在将4值以上的数据写入一个存储单元的半导体存储装置中增加一个向字线提供大小不同的多数电位的可变电压电路。一边变换由该电路向字线施加的电压的大小，一边读出数据。读出动作分若干次进行，借以通过改变施加在指定存储单元上的电压大小，读出该存储单元。

公开(公告)号：CN1038074C

公开(公告)日：1998-04-15

申请号：CN94108259.8

申请日：1994-07-12

Applicant: 株式会社东芝

Inventor： 杉浦伸竹 ,  加藤秀雄 ,  望月义夫

IPC: G11C17/08

CPC classification number: G11C11/5692 ,  G11C8/14 ,  G11C11/56 ,  G11C11/5621 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/32 ,  G11C2211/5642

Abstract: 本发明提供了一种半导体存储装置及读出方法，存储器的读出余裕大、印刷电路板小、读出电路能减小峰值电流。在将4值以上的数据写入一个存储单元的半导体存储装置中增加一个向字线提供大小不同的多数电位的可变电压电路。一边变换由该电路向字线施加的电压的大小，一边读出数据。读出动作分若干次进行，借以通过改变施加在指定存储单元上的电压大小，读出该存储单元。