公开(公告)号：CN1155095C

公开(公告)日：2004-06-23

申请号：CN00106967.5

申请日：2000-04-26

Applicant: 株式会社东芝

Inventor： 合田晃 ,  白田理一郎 ,  清水和裕 ,  间博显 ,  饭塚裕久 ,  有留诚一 ,  森山和歌子

IPC: H01L27/115 ,  H01L21/82

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11529 ,  H01L27/11543 ,  Y10S257/909

Abstract: 在同一衬底上边设置单元晶体管和外围晶体管的EEPROM中，即便各自栅极长度不同，也可以使后氧化量或退火的条件最佳化。例如，在用第1绝缘膜37覆盖栅极长度比外围CT的栅极电极41还短的单元晶体管ST一侧的状态下，在氧化气氛中进行退火。充分生长外围晶体管CT的源·漏扩散层42、43与栅极电极部分41重叠。在单元晶体管ST一侧抑制氧化的进行，使得抑制因后氧化而形成的鸟喙量的增加或因杂质的过度扩散所引起的短沟效应。

公开(公告)号：CN1414637A

公开(公告)日：2003-04-30

申请号：CN02142997.9

申请日：2002-06-26

Applicant: 株式会社东芝

Inventor： 有留诚一

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: H01L27/11526 ,  H01L21/76224 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11529 ,  H01L27/11543

Abstract: 非易失性半导体存储器具有设置在半导体衬底内的沟槽隔离和、设置在半导体衬底上的层间绝缘膜。沟槽隔离在区分在半导体衬底向第1方向延伸的有源区。层间绝缘膜具有向与第1方向交叉的第2方向延伸的布线槽。在有源区和布线槽的交叉部第1导体层设置为与有源区绝缘。第2导体层设置为在布线槽内与第1导体层绝缘。金属层在布线槽内设置为与第2导体层电接触。

公开(公告)号：CN1277460A

公开(公告)日：2000-12-20

申请号：CN00106967.5

申请日：2000-04-26

Applicant: 株式会社东芝

Inventor： 合田晃 ,  白田理一郎 ,  清水和裕 ,  间博显 ,  饭塚裕久 ,  有留诚一 ,  森山和歌子

IPC: H01L27/115 ,  H01L21/82

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11529 ,  H01L27/11543 ,  Y10S257/909

Abstract: 在同一衬底上边设置单元晶体管和外围晶体管的EEPROM中,即便各自栅极长度不同,也可以使后氧化量或退火的条件最佳化。例如,在用第1绝缘膜37覆盖栅极长度比外围CT的栅极电极41还短的单元晶体管ST一侧的状态下,在氧化气氛中进行退火。充分生长外围晶体管CT的源·漏扩散层42、43与栅极电极部分41重叠。在单元晶体管ST一侧抑制氧化的进行,使得抑制因后氧化而形成的鸟喙量的增加或因杂质的过度扩散所引起的短沟效应。