公开(公告)号：CN103324548A

公开(公告)日：2013-09-25

申请号：CN201310088326.X

申请日：2013-03-19

Applicant: 株式会社东芝

Inventor： 鸟井修 ,  菅野伸一 ,  山城遼

IPC: G06F11/10

CPC classification number: H03M13/09 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/1525 ,  H03M13/1545 ,  H03M13/2906

Abstract: 本发明提供存储器控制器。根据实施方式，存储器控制器具备：编码部，其通过对用户数据进行纠错码化处理而生成第1至第n校验位，通过对第1至第n校验位分别进行纠错码化处理而生成第1至第n外部校验位;和译码部，其用用户数据、第1至第n校验位及第1至第n外部校验位，进行纠错译码处理，根据用于生成第1至第（i-1）校验位的生成多项式来选择用于生成第i校验位的生成多项式。

公开(公告)号：CN103137214A

公开(公告)日：2013-06-05

申请号：CN201210243391.0

申请日：2012-07-13

Applicant: 株式会社东芝

Inventor： 山城遼

IPC: G11C29/42

CPC classification number: G06F11/1048 ,  G11C2029/0411

Abstract: 本发明提供存储装置、纠错方法及存储系统。根据实施方式，存储装置包含第1编码器、存储介质、第2编码器和无线通信部。第1编码器生成第1码字，第1码字包含与写入数据的至少一部分对应的第1信息部和用于纠正第1信息部的第1冗余部。存储介质存储第1码字。第2编码器生成用于纠正与第1码字或第1信息部对应的第2信息部的第2冗余部。无线通信部将第2冗余部无线通信到外部的存储装置。