公开(公告)号：CN1532935A

公开(公告)日：2004-09-29

申请号：CN200410032630.3

申请日：2004-03-24

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  南文裕

IPC: H01L27/00 ,  H01L23/52

CPC classification number: G06F17/5068 ,  G06F1/10 ,  G06F2217/62

Abstract: 在时钟配线的配置中，受理逻辑电路的电路信息，以电路信息为基础，在半导体晶片上配置根驱动器，在局部区中，用H树型结构形成初始时钟配线，在公用区中，用星型结构形成初始时钟配线。将从初始时钟配线的任意第一节点分支的多条配线中的第一配线上最初出现的节点，指定为第二节点，将从第一节点分支的多条配线中的除了第一配线以外的配线上第二个出现的节点，指定为第三节点。仅将第三节点中的、存在于距向第二节点输入的信号的输入方向规定角度以内的方向上的第三节点，作为确定第三节点，卷积从第一节点至确定第三节点的配线和节点。

公开(公告)号：CN1260852C

公开(公告)日：2006-06-21

申请号：CN200310114895.3

申请日：2003-11-07

Applicant: 株式会社东芝

Inventor： 南文裕

IPC: H01P3/08 ,  H01P9/04 ,  H01L23/52

CPC classification number: H01P3/003 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01P3/088 ,  H01L2924/00

Abstract: 提供了一种能抑制电特性劣化且节约布线资源的传输线路，包括：配置在第一平面上的第一输入电极(23)；在第一平面上并行排列，一端连接在所述第一输入电极(23)上的带状的多个信号线路(21a～21d)；连接多个信号线路(21a～21d)的与第一输入电极(23)相反的一端的第一输出电极(25)；在与第一平面相对的第二平面上，配置在第一输入电极(23)的附近的第二输入电极(24)；在第一平面上，在多个信号线路(21a～21d)彼此之间和外侧交替排列，一端连接在第二输入电极(24)上的带状的多个接地线路(22a～22e)；在第二平面上，配置在第一输出电极(25)的附近，连接多个接地线路(22a～22e)的第二输出电极(26)。

公开(公告)号：CN1308369A

公开(公告)日：2001-08-15

申请号：CN00137227.0

申请日：2000-11-17

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  村方正美 ,  三桥隆 ,  山田正昭 ,  南文裕 ,  石冈尚

IPC: H01L21/70 ,  H01L21/82 ,  H01L27/00

CPC classification number: H01L23/528 ,  G06F1/10 ,  G06F17/5077 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供以少的计算量高效率地进行斜布线的终端布局的自动设计方法,包括:生成具有任意线宽的水平布线11的步骤;生成具有任意线宽,相对于水平布线按45°角度在斜方向上延伸,其终端部重叠在水平布线的终端部的斜布线13的步骤;在水平布线11的终端和斜布线13的终端重合的重叠区域中,至少在水平布线的纵长方向的中心线和斜布线的纵长方向的中心线的交点上,设定连接水平布线和斜布线的连接图形15A的步骤。

公开(公告)号：CN1169204C

公开(公告)日：2004-09-29

申请号：CN00137227.0

申请日：2000-11-17

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  村方正美 ,  三桥隆 ,  山田正昭 ,  南文裕 ,  石冈尚

IPC: H01L21/70 ,  H01L21/82 ,  H01L27/00

CPC classification number: H01L23/528 ,  G06F1/10 ,  G06F17/5077 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供以少的计算量高效率地进行斜布线的终端布局的自动设计方法，包括：生成具有任意线宽的水平布线11的步骤；生成具有任意线宽，相对于水平布线按45°角度在斜方向上延伸，其终端部重叠在水平布线的终端部的斜布线13的步聚；在水平布线11的终端和斜布线13的终端重合的重叠区域中，至少在水平布线的纵长方向的中心线和斜布线的纵长方向的中心线的交点上，设定连接水平布线和斜布线的连接图形15A的步骤。

公开(公告)号：CN1499666A

公开(公告)日：2004-05-26

申请号：CN200310114895.3

申请日：2003-11-07

Applicant: 株式会社东芝

Inventor： 南文裕

IPC: H01P3/08 ,  H01P9/04 ,  H01L23/52

CPC classification number: H01P3/003 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01P3/088 ,  H01L2924/00

Abstract: 提供了一种能抑制电特性劣化且节约布线资源的传输线路，包括：配置在平面上的第一输入电极23；在平面上并行排列，一端连接在所述第一输入电极23上的带状的多个信号线路21a～21d；与第一输入电极23相对，连接多个信号线路21a～21d的另一端的第一输出电极25；在与平面相对的另一平面上，配置在第一输入电极23的附近的第二输入电极24；在平面上，在多个信号线路21a～21d彼此之间和外侧交替排列，一端连接在第二输入电极24上的带状的多个接地线路22a～22e；在另一平面上，配置在第一输出电极25的附近，连接多个接地线路22a～22e的第二输出电极26。