-
-
公开(公告)号:CN101688951A
公开(公告)日:2010-03-31
申请号:CN200880021315.7
申请日:2008-06-26
Applicant: 松下电工株式会社
CPC classification number: G02B6/423 , G02B6/4239 , G02B6/43
Abstract: 一种光学模块包括发射侧的安装基片(1)、接收侧的安装基片(3)和外部波导基片(2)。安装基片(1)设有具有内芯(17)的波导(16)和一对装配凹部(13a,13b)。外部波导基片(2)设有具有内芯(21)的外部波导、一对装配凸部(22a,22b)和搭接接合部(5)。当装配凸部(22a,22b)被装配到各自的装配凹部(13a,13b)中时,安装基片(1)和外部波导基片(2)被接合到一起,两个内芯(17,21)被相互对准,并且搭接接合部(5)被定位成与安装基片(1)重叠。在这种状态下,搭接接合部(5)的一部分通过粘结剂而被粘结到安装基片(1),由此安装基片(1)和外部波导基片(2)以高的粘结强度和低的光轴错位风险而被接合。
-
公开(公告)号:CN1336009A
公开(公告)日:2002-02-13
申请号:CN00801789.1
申请日:2000-12-21
Applicant: 松下电工株式会社
IPC: H01L21/301 , H01L35/32 , H01L27/14
Abstract: 一种由热电材料的基片生产多个器件芯片的方法,其特征在于包含如下的步骤:首先,形成通过喷注硬粒子而进行了处理的器件基片,所述器件基片包含热电材料的薄片,多个器件形成区,每个区都具有一个电极,其形成在薄片的两个相对的表面上,和形成在两个相对表面上的用于将所述电极进行电连接的电路图形,通过原料可去除的部分将每个所述器件形成区与相邻的器件形成区隔离;在形成在器件基片的两个相对表面上的所述电路图形之间建立电连接,以获得三维的电路图形,并将三维电路图形接地,从而器件基片上的所有的所述器件形成区都具有相同的电势;接着,通过所述气喷对具有三维电路图形的所述器件基片进行处理以去除原料可去除部分的热电材料,同时留下上面带有电路图形并在相邻的器件形成区之间延伸的桥路部分,从而获得器件芯片集合,其中通过桥路部分将相邻的器件芯片相连;接着,通过去除桥路部分将器件芯片与器件芯片集合分离。
-
公开(公告)号:CN101688951B
公开(公告)日:2012-03-07
申请号:CN200880021315.7
申请日:2008-06-26
Applicant: 松下电工株式会社
CPC classification number: G02B6/423 , G02B6/4239 , G02B6/43
Abstract: 一种光学模块包括发射侧的安装基片(1)、接收侧的安装基片(3)和外部波导基片(2)。安装基片(1)设有具有内芯(17)的波导(16)和一对装配凹部(13a,13b)。外部波导基片(2)设有具有内芯(21)的外部波导、一对装配凸部(22a,22b)和搭接接合部(5)。当装配凸部(22a,22b)被装配到各自的装配凹部(13a,13b)中时,安装基片(1)和外部波导基片(2)被接合到一起,两个内芯(17,21)被相互对准,并且搭接接合部(5)被定位成与安装基片(1)重叠。在这种状态下,搭接接合部(5)的一部分通过粘结剂而被粘结到安装基片(1),由此安装基片(1)和外部波导基片(2)以高的粘结强度和低的光轴错位风险而被接合。
-
公开(公告)号:CN1142580C
公开(公告)日:2004-03-17
申请号:CN00801789.1
申请日:2000-12-21
Applicant: 松下电工株式会社
IPC: H01L21/301 , H01L35/32 , H01L27/14
Abstract: 一种利用薄热电片生产多个器件芯片的方法,包含如下步骤:形成将由硬粒子喷砂进行处理的器件基片,器件基片包含热电材料薄片,多个器件形成区,器件形成区形成在薄片两个相对的表面上,和形成在两个相对表面上的电路图形,通过原料可去除部分将每个器件形成区与相邻的器件形成区隔离;在电路图形之间建立电连接,以获得三维的电路图形,并将三维电路图形接地,从而所有器件形成区都具有相同电势;接着,通过喷砂对器件基片进行处理以去除原料可去除部分的热电材料,同时留下带有电路图形并在相邻的器件形成区之间延伸的桥路部分,从而获得器件芯片集合,其中通过桥路部分将相邻的器件芯片相连;通过去除桥路部分将器件芯片与器件芯片集合分离。
-
-
-
-