公开(公告)号：CN112928019B

公开(公告)日：2024-06-25

申请号：CN202110094799.5

申请日：2021-01-25

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛

IPC分类号： H01L21/266 ,  H01L21/822 ,  H01L29/06

摘要： 本发明涉及半导体技术领域，具体涉及一种用于半导体器件的漂移区的制造方法，在实现稳定的互为反版的不同注入区中，利用图案化掩膜版蚀刻一介质层形成开口区域，并在开口区域经第一次离子注入形成第一注入区；再去除该图案化掩膜版后在开口区域淀积形成另一介质层，使该另一介质层填充该开口区域；而后去除该开口区域外的前一介质层，再以该另一介质层为阻挡经第二次离子注入在第一注入区两侧形成第二注入区；最后蚀刻去除衬底表面的介质层，以此形成漂移区，使形成有该漂移区的衬底表面为平坦的平面，且两次注入离子的掺杂类型相反。由此一方面能减少光刻工艺步骤，节省制造成本，另一方面也能使衬底表面平坦化，提高成型器件的电性能。

公开(公告)号：CN111584485B

公开(公告)日：2023-06-23

申请号：CN202010396525.7

申请日：2020-05-12

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛

IPC分类号： H01L27/092 ,  H01L21/8238 ,  H01L29/06

摘要： 公开了一种半导体器件及其制作方法，采用第一光刻版刻蚀出第一类型晶体管的栅极结构，同时该栅极结构的两端与相应的隔离层之间具有间距，以栅极结构和隔离层为掩膜依次自对准地刻蚀出阱区和阱区中的构成源漏区的掺杂区，再采用光刻胶覆盖该第一类型晶体管的全部体区，维持第一类型晶体管的体区掺杂状态，再制作第二类型晶体管。本发明的半导体器件的制作方法在形成具有多种类型晶体管的半导体器件的同一种类型晶体管的制作步骤中，对同一种类型晶体管体区的制作仅需要一块光刻版，制作成本低。

公开(公告)号：CN111710729B

公开(公告)日：2022-07-19

申请号：CN202010737847.3

申请日：2020-07-28

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛 ,  蒋盛烽

IPC分类号： H01L29/866 ,  H01L29/06 ,  H01L21/329

摘要： 本发明涉及半导体技术领域，提供了一种齐纳二极管及其制造方法，形成的齐纳二极管包括：位于衬底上的阱区；位于衬底上的第一掺杂区和分别位于该第一掺杂区两侧的第二掺杂区；分别位于第二掺杂区远离第一掺杂区的一侧的场氧区，该场氧区在靠近第二掺杂区一侧的鸟嘴区域与前述第二掺杂区邻接；以及位于场氧区上方的多晶硅层，其横向延伸覆盖在前述第二掺杂区的上方；还有分别与第一掺杂区和多晶硅层形成欧姆接触的第一电极和与衬底形成欧姆接触的第二电极。本发明通过位于场氧区上方且横向延伸覆盖在第二掺杂区上表面的多晶硅层调节第二掺杂区与第一掺杂区共同和阱区形成的PN结在第二掺杂区侧面的等电势，以稳定该PN结在各处的击穿电压。

公开(公告)号：CN111697057B

公开(公告)日：2022-07-15

申请号：CN202010516208.4

申请日：2020-06-09

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛

IPC分类号： H01L29/06 ,  H01L29/872 ,  H01L23/528 ,  H01L21/329

摘要： 本申请公开了一种半导体结构及其制造方法，该半导体结构包括：衬底；N型掺杂区，位于衬底中；金属结构，位于衬底表面并包括中间部分与边缘部分，中间部分与N型掺杂区接触以形成肖特基二极管；第一P型阱区，位于N型掺杂区中与边缘部分接触，并将边缘部分与N型掺杂区隔开；以及第一P型接触区，位于第一P型阱区中，并与边缘部分隔开，其中，第一P型接触区的掺杂浓度高于第一P型阱区的掺杂浓度，在第一P型接触区接地的状态下，第一P型阱区用于接收肖特基二极管的阳极电压。该半导体结构在提高肖特基二极管的击穿电压、降低肖特基二极管的漏电流的前提下保持了肖特基二极管的低压降和高频特性。

公开(公告)号：CN110729194B

公开(公告)日：2023-06-23

申请号：CN201910942028.X

申请日：2016-12-07

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛 ,  陆阳 ,  周逊伟

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

摘要： 本发明公开了一种横向双扩散晶体管漂移区的制造方法，本发明中，利用了胶层和掩膜层的设计，利用涂覆在最后介质层上的胶层作为阻挡，先对第二介质层，或第二和第三介质层，进行各向异性刻蚀，打开漂移区的中间区域，进行第一次漂移区注入，再利用胶层或第三介质层作为阻挡，对第二介质层进行各向同性刻蚀，去除胶层或胶层和第三介质层，利用第二介质层作为阻挡，进行第二次漂移区注入。在两次漂移区注入之间，仅需要进行一次光刻，形成了线性梯度漂移区。本发明减少了工艺流程和制作成本，并能够满足较高关断击穿电压和较低导通阻抗。

公开(公告)号：CN112002692B

公开(公告)日：2022-10-25

申请号：CN202010783760.X

申请日：2020-08-06

申请人： 杰华特微电子股份有限公司

发明人： 陆阳 ,  王炜槐 ,  韩广涛

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/822

摘要： 本发明涉及静电防护领域，提供了一种用于静电防护的晶体管及其制造方法，通过在衬底上形成P型阱区和与该P型阱区相连的N型阱区，利用间隔设置的多个场氧区和栅极结构进行离子注入以依次形成位于P型阱区的第一P型区和第一N型区，以及位于N型阱区的第二N型区和第三N型区，再通过分布在第一P型区、第一N型区和栅极结构上的金属硅化物层电连接引出作为该晶体管的阴极，以及将位于第三N型区上的金属硅化物层引出作为该晶体管的阳极。其相较于现有技术，将晶体管的漏端结构进行新的调整，省去金属硅化物阻挡层这一掩模版，节省了制造成本，并将尺寸有所减小，同时还能达到相同的ESD电流泄放能力。

公开(公告)号：CN112002691B

公开(公告)日：2022-10-25

申请号：CN202010782878.0

申请日：2020-08-06

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛 ,  王炜槐 ,  胡涛

IPC分类号： H01L27/02 ,  H01L29/06

摘要： 公开了一种半导体器件，该半导体器件包括位于衬底上的阱区，阱区上表面包括沿横向方向间隔分布的源端注入区和漏端注入区，栅结构设置在阱区上，位于源端注入区和漏端注入区之间，其中，漏端注入区上设置有漏端接触孔和位于漏端接触孔与栅结构之间的开孔，本发明的半导体器件在漏端注入区上设置漏端接触孔和位于漏端接触孔与栅结构之间的开孔，可增加漏端注入区至栅结构之间的压舱电阻，调节改善漏端接触孔至栅结构的电流路径上的电流的均匀性，提高漏端接触孔至源端的电流释放能力。

公开(公告)号：CN112151618B

公开(公告)日：2022-09-20

申请号：CN202011033177.3

申请日：2020-09-27

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06

摘要： 本发明公开一种横向超结结构的制造方法，所述横向超结结构位于横向扩散晶体管的外延层内，所述方法包括：在外延层上表面形成多个间隔排列的阻挡条；从阻挡条侧边向下方倾斜注入第一类型掺杂离子，以形成由相邻的阻挡条限定宽度的第一类型掺杂条；对阻挡条贴设侧壁，以形成覆盖第一类型掺杂条的遮挡层；从外延层上方向下垂直注入第二类型掺杂离子，以在外延层未被遮挡层遮挡的部分形成第二类型掺杂条。本发明解决了横向超结晶体管因使用掩膜数量较多而耗费制造成本的技术问题。

公开(公告)号：CN114709166A

公开(公告)日：2022-07-05

申请号：CN202111409309.2

申请日：2021-11-25

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛

IPC分类号： H01L21/762

摘要： 本发明公开了一种浅沟槽隔离结构的制备方法，包括：在硅衬底表面依次形成第一氧化层、第一氮化硅层、第二氧化层和第二氮化硅层；形成贯穿第一氧化层、第一氮化硅层、第二氧化层和第二氮化硅层的窗口；在窗口侧面形成氮化硅侧墙；于所述窗口内刻蚀部分硅衬底，形成具有预定深度的沟槽；在第二氮化硅层表面、沟槽和窗口内沉积氧化物，并使用化学机械研磨去除多余的沉积的氧化物；去除第一氧化层、第一氮化硅层、第二氧化层和第二氮化硅层的剩余部分及氮化硅侧墙，形成浅沟槽隔离结构。本发明优化了浅沟槽隔离结构的制备工艺，能够在不改变氮化硅单位体积内缺陷密度的情况下，极大程度的降低浅沟槽隔离结构中的硅残留，提高了产品良率。

公开(公告)号：CN112397507B

公开(公告)日：2022-05-10

申请号：CN202011275829.4

申请日：2020-11-16

申请人： 杰华特微电子股份有限公司

发明人： 韩广涛

IPC分类号： H01L27/088 ,  H01L27/098 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8232

摘要： 本申请提供了一种横向双扩散晶体及其制造方法，包括：衬底和位于衬底上部的漂移区；位于衬底表面上的多个场氧化层；位于漂移区上部相互隔开的第一N型阱区和P型阱区，以及与P型阱区相邻的第二N型阱区；位于衬底表面上的且覆盖部分P型阱区的第一栅氧层、第一多晶硅层、第二栅氧层和第二多晶硅层；分别位于第一N型阱区、P型阱区和第二N型阱区中的第一N+区域、第二N+区域和第三N+区域；以及位于P型阱区中的P+区域和第四N+区域，第四N+区域位于第二多晶硅层两侧，且位于P+区域和第三N+区域之间。该横向双扩散晶体管在漂移区的阱区中形成不同的P+区域和N+区域，使得器件的导通电流提高，且漏端电流得到控制。