公开(公告)号：CN108155227B

公开(公告)日：2021-03-19

申请号：CN201711337674.0

申请日：2017-12-14

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 韩广涛 ,  陆阳 ,  周逊伟

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明公开了一种横向双扩散晶体管及其制造方法，通过在氧化层上额外淀积的氮化硅层，再利用胶层或者氮化硅层的阻挡，多次各向同性和各向异性刻蚀氮化硅层或者氧化层，最终使漂移区氧化层形成多段不同厚度，使得增强耗尽的靠近源极的区域氧化层较薄，而在限制关断击穿电压的漏极边界氧化层足够厚，同时获得了高的关断击穿电压(off‑BV)和低的导通阻抗(Rdson)。

公开(公告)号：CN111368490A

公开(公告)日：2020-07-03

申请号：CN202010113199.4

申请日：2020-02-24

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 蒋盛烽 ,  陆阳

IPC: G06F30/36

Abstract: 公开一种横向双扩散晶体管的电路模型及其建模方法，该电路模型包括：标准BSIM4模型；以及漂移区等效电阻，所述漂移区等效电阻包括多个电阻修正项系数，用于修正漂移区电阻，其中，所述电路模型用于表征横向双扩散晶体管的饱和阈值电压和漏极电流的变化特性。该LDMOS的电路模型及其建模方法在BSIM4模型的基础上，加上了定制的漂移区等效电阻，来准确的表征LDMOS中的准饱和效应，使得该电路模型在利用BSIM4模型的收敛性、兼容性和较快的仿真速度的同时，也能准确地表征LDMOS的各种特性，缩短电路设计周期，克服了BSIM模型无法准确表征LDMOS的特性的问题。

公开(公告)号：CN111180509A

公开(公告)日：2020-05-19

申请号：CN201911416598.1

申请日：2019-12-31

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 胡涛 ,  陆阳

IPC: H01L29/423 ,  H01L29/45 ,  H01L29/808 ,  H01L27/02

Abstract: 本发明提出了一种结型场效应管及其静电放电结构，该结型场效应管包括源极区、漏极区，以及设置在源极区和漏极区之间的第一栅极区，所述第一栅极区包括第一导电类型的第一势阱和第一重掺区、第二导电类型的第二重掺区、以及栅电极，其中，所述第一重掺区和第二重掺区并列地设置于所述第一势阱中，并和设置于所述第一栅极区表面的栅电极欧姆接触。当静电发生时，现由漂移区和栅极势阱之间的PN结形成雪崩击穿，触发寄生的三极管结构，然后将静电电流通过该寄生三极管进行泄流，增加了器件的抗静电能力。

公开(公告)号：CN111092123A

公开(公告)日：2020-05-01

申请号：CN201911259455.4

申请日：2019-12-10

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 陆阳 ,  韩广涛 ,  葛薇薇

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 公开一种横向双扩散晶体管及其制造方法，该横向双扩散晶体管包括：衬底；位于所述衬底顶部的阱区、漂移区和分别位于所述阱区和所述漂移区中的源区和漏区；位于所述漂移区表面的第一介质层；位于所述漂移区表面且覆盖所述第一介质层的第一部分表面的第一场板；部分覆盖所述第一场板表面并堆叠在所述第一介质层的第二部分表面上的第二介质层；以及位于所述第二介质层表面上的第二场板，其中，所述第二场板包括至少一个接触通道。该横向双扩散晶体管采用接触通道作为第二场板，减少了制作工艺，同时增加了第二场板与硅衬底之间的距离，使得晶体管的击穿电压提升，同时导通电阻降低。

公开(公告)号：CN110729194A

公开(公告)日：2020-01-24

申请号：CN201910942028.X

申请日：2016-12-07

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 韩广涛 ,  陆阳 ,  周逊伟

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明公开了一种横向双扩散晶体管漂移区的制造方法，本发明中，利用了胶层和掩膜层的设计，利用涂覆在最后介质层上的胶层作为阻挡，先对第二介质层，或第二和第三介质层，进行各向异性刻蚀，打开漂移区的中间区域，进行第一次漂移区注入，再利用胶层或第三介质层作为阻挡，对第二介质层进行各向同性刻蚀，去除胶层或胶层和第三介质层，利用第二介质层作为阻挡，进行第二次漂移区注入。在两次漂移区注入之间，仅需要进行一次光刻，形成了线性梯度漂移区。本发明减少了工艺流程和制作成本，并能够满足较高关断击穿电压和较低导通阻抗。

公开(公告)号：CN104362172B

公开(公告)日：2018-09-11

申请号：CN201410545270.0

申请日：2014-10-15

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 王永成 ,  周逊伟 ,  陆阳

IPC: H01L29/06 ,  H01L21/02

Abstract: 一种具有终端环的半导体芯片结构及其制造方法，所述具有终端环的半导体芯片结构包括：半导体基底，所述半导体基底的第一表面具有主芯片区和围绕主芯片区的终端环，所述主芯片区和终端环表面具有聚合物保护层，所述主芯片区包括半导体衬底内的阱区、位于阱区和半导体衬底表面的层间金属层和介质层的堆叠结构，所述终端环为对堆叠结构、半导体衬底进行刻蚀形成的沟槽，所述沟槽的深度大于堆叠结构和阱区的总厚度，且所述沟槽暴露出所述主芯片区的阱区侧壁。由于沟槽去除了大部分阱区材料，大幅降低主芯片区边缘的表面感应电场，主芯片区边缘不容易被击穿，本发明的终端环的宽度可以缩小为原来的1/3以上，大大降低了终端环的面积。

公开(公告)号：CN108054202A

公开(公告)日：2018-05-18

申请号：CN201810026243.0

申请日：2015-02-13

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 陆阳 ,  黄必亮 ,  周逊伟

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。

公开(公告)号：CN107271756A

公开(公告)日：2017-10-20

申请号：CN201710534478.6

申请日：2014-12-04

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 黄必亮 ,  任远程 ,  周逊伟 ,  陆阳 ,  季悦

IPC: G01R19/175 ,  G01R19/25

Abstract: 本发明公开了一种负载电源电路及开关管的电流过零点检测电路及方法，负载电压检测电路及方法，所述负载电源电路包括电感或变压器，续流二极管，电流过零点检测电路包括：分压电阻、过零点检测电路，开关管所述分压电阻的第二端连同所述开关管的第二端接地，利用所述开关管对于负载电压进行控制，所述分压电阻的分压端与过零点检测电路的信号输入端相连接，利用过零点检测电路判断二极管电流是否过零点，从而获得二极管导通时间。且所述负载电压检测电路利用二极管导通时间和开关管导通时间，可以获得负载电压。所述电路结构简单，检测效率高，成本低。

公开(公告)号：CN104241137B

公开(公告)日：2017-08-08

申请号：CN201410285928.9

申请日：2014-06-24

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 陆阳 ,  黄必亮 ,  任远程 ,  周逊伟

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体结构及其制造方法，所述半导体结构包括：半导体衬底，位于半导体衬底内的体区；位于所述半导体衬底表面且位于体区两侧的两个栅极结构和侧墙，所述栅极结构横跨体区与半导体衬底的边缘；位于侧墙之间暴露出的体区内的重掺杂源区，位于重掺杂源区靠近栅极结构一侧的低阻轻掺杂源区，位于所述重掺杂源区内的体区连接区，所述体区连接区与侧墙之间的间距小于当前工艺下体区连接区与侧墙之间的最小间距。虽然体区连接区与侧墙之间的间距变小，但由于沟道区的电流能通过导电通道(低阻轻掺杂源区)与重掺杂源区电连接，不会大幅提高LDMOS晶体管的导通电阻，能同时兼顾源区尺寸和导电性能。

公开(公告)号：CN106952961A

公开(公告)日：2017-07-14

申请号：CN201710290698.9

申请日：2017-04-28

Applicant: 杰华特微电子(杭州)有限公司

Inventor： 韩广涛 ,  陆阳 ,  周逊伟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/266

CPC classification number: H01L29/7816 ,  H01L21/266 ,  H01L29/063 ,  H01L29/66681

Abstract: 本发明公开了一种MOS器件及其漂移区的制作方法，本发明中，利用了胶层和掩膜层的设计，利用涂覆在最后介质层上的胶层作为阻挡，先对第二介质层，或第二和第三介质层，进行各向异性刻蚀，打开漂移区的中间区域，进行第一次漂移区注入，再利用胶层或第三介质层作为阻挡，对第二介质层进行各向同性刻蚀，去除胶层或胶层和第三介质层，利用第二介质层作为阻挡，进行第二次漂移区注入。利用一次光刻和多次注入，既做出了LDMOS的体区，又实现了线性梯度漂移区，同时为了增强RESURF(降低表面电场)效果，也在靠近源端的漂移区下方，做有与漂移区掺杂类型相反的杂质，从而获得较高的击穿电压和较低的导通电阻，降低了LDMOS及其漂移区的制作成本。