公开(公告)号：CN102882517B

公开(公告)日：2014-12-31

申请号：CN201210089796.3

申请日：2012-03-30

Applicant: 杭州电子科技大学

Inventor： 黄继业 ,  高明煜 ,  邹宏 ,  何志伟 ,  王文皓

IPC: H03L7/085 ,  H03L7/18

Abstract: 本发明公布了一种生成低失真度的低频正弦信号的装置及方法，现有技术存在生成低频信号时频率抖动大、失真度大的问题，本发明的硬件包括晶振，FPGA，ROM存储表，D/A转换器。具体方法是：以幅度量化值的整数点为采样点进行采样得到采样点相位值数据并保存该点的幅度量化值；由硬件平台生成低频正弦信号，时钟输入经锁相环产生FPGA处理核心中频率字累加器的时钟信号，频率字累加器进行频率字累加运算，并比较当前频率字累加值与下一个待D/A转换的采样点的相位量化值，以此控制D/A转换和读取ROM中的数据，在D/A转换器的输出端得到所需的低频正弦信号，本发明减小了生成波形的频率抖动，减小了失真度和波形存储器的容量。

公开(公告)号：CN102882517A

公开(公告)日：2013-01-16

申请号：CN201210089796.3

申请日：2012-03-30

Applicant: 杭州电子科技大学

Inventor： 黄继业 ,  高明煜 ,  邹宏 ,  何志伟 ,  王文皓

IPC: H03L7/085 ,  H03L7/18

Abstract: 本发明公布了一种生成低失真度的低频正弦信号的装置及方法，现有技术存在生成低频信号时频率抖动大、失真度大的问题，本发明的硬件包括晶振，FPGA，ROM存储表，D/A转换器。具体方法是：以幅度量化值的整数点为采样点进行采样得到采样点相位值数据并保存该点的幅度量化值；由硬件平台生成低频正弦信号，时钟输入经锁相环产生FPGA处理核心中频率字累加器的时钟信号，频率字累加器进行频率字累加运算，并比较当前频率字累加值与下一个待D/A转换的采样点的相位量化值，以此控制D/A转换和读取ROM中的数据，在D/A转换器的输出端得到所需的低频正弦信号，本发明减小了生成波形的频率抖动，减小了失真度和波形存储器的容量。

公开(公告)号：CN202522911U

公开(公告)日：2012-11-07

申请号：CN201220144391.0

申请日：2012-04-09

Applicant: 杭州电子科技大学

Inventor： 黄继业 ,  高明煜 ,  蔡步森 ,  王文皓 ,  邹宏

IPC: G05B19/418

CPC classification number: Y02P90/02

Abstract: 本实用新型公开了一种基于嵌入式处理器的分布式工控系统，现有技术硬件系统复杂，成本高，本实用新型基于嵌入式处理器的分布式工控系统通过LCD触摸显示器输入操作命令，主控制系统将操作命令数据打包并通过总线发送给指定的从控制系统，从控制系统接收到数据包后，解析出数据包中的操作命令后做相应的命令操作。控制系统将操作过程通过总线实时传送给主控制系统，主控制系统将反馈的数据通过显示器显示给用户。新加入的从控制系统通过总线广播方式向主控制系统申请一个地址，主控制系统接收到请求后生成一个新地址，通过总线广播方式将新地址分配给新加入的从控制系统。本实用新型降低了硬件开发调试难度，增加了系统稳定性，降低了成本。