布线基板及布线基板内置用电容器

    公开(公告)号:CN1819174A

    公开(公告)日:2006-08-16

    申请号:CN200610006477.6

    申请日:2006-02-09

    CPC classification number: H01L2224/16225 H01L2924/15174 H01L2924/15311

    Abstract: 提供一种能够充分缩小相对于中间基板上的所有端子与半导体集成电路元件侧的线膨胀系数差的中间基板。中间基板(200)具有由芯主体部(100m)和副芯部(1)构成的基板芯(100),该主体部主要由高分子材料构成为板状,在第一主表面上以减少自身厚度的方式开口形成副芯容纳部(100h),该副芯部由陶瓷构成为板状,以与芯主体部(100m)在厚度方向一致的方式被收纳在副芯容纳部(100h)内。该基板芯(100)的第一端子阵列(5),以在向与基板芯(100)的板面平行的基准面的正投影中与副芯部(1)重叠的位置关系形成。并且,在副芯部(1)中组装有积层陶瓷电容器,其按顺序循环层积有:与第一侧第一种端子(5a)和第二侧第一种端子(7a)导通的第一电极导体层(54)、作为电介质层的陶瓷层(52)、以及与第一侧第二种端子(5b)和第二侧第二种端子(7b)导通的第二电极导体层(57)。副芯容纳部(100h),其由与副芯部(1)的板面平行的平面剖开的剖面内边形状为四边形,且在其角部形成尺寸0.1mm~2mm的倒圆部R。

    电容器及其制造方法
    2.
    发明公开

    公开(公告)号:CN1624829A

    公开(公告)日:2005-06-08

    申请号:CN200410097920.6

    申请日:2004-12-06

    CPC classification number: H01G4/30 H01G4/12

    Abstract: 叠层陶瓷电容器(10)可分成第一叠层(11)、第二叠层(12)、第三叠层(13)和第四叠层(14)。第一叠层(11)包括用作介电层的陶瓷层(15)。陶瓷层(15)比夹在第二叠层(12)或者第四叠层(14)中的内部电极(16a)之间的陶瓷层(17)厚,而比陶瓷层(17)厚度20倍较薄。第三叠层(13)包括作为陶瓷层(17)的介电层,并具有第二叠层(12)和第四叠层(14)总厚度的5%。因此,第三叠层(13)实现了吸收电极引起的厚度差的功能。另外,通过调节第一叠层(11)的厚度,延伸但与内部电极(16b)不导电连接的通孔电极(18)的部分可缩短。

    电容器及其制造方法
    5.
    发明授权

    公开(公告)号:CN100580829C

    公开(公告)日:2010-01-13

    申请号:CN200410097920.6

    申请日:2004-12-06

    CPC classification number: H01G4/30 H01G4/12

    Abstract: 叠层陶瓷电容器(10)可分成第一叠层(11)、第二叠层(12)、第三叠层(13)和第四叠层(14)。第一叠层(11)包括用作介电层的陶瓷层(15)。陶瓷层(15比夹在第二叠层(12)或者第四叠层(14)中的内部电极(16a)之间的陶瓷层(17)厚,而比陶瓷层(17)厚度20倍较薄。第三叠层(13)包括作为陶瓷层(17)的介电层,并具有第二叠层(12)和第四叠层(14)总厚度的5%。因此,第三叠层(13)实现了吸收电极引起的厚度差的功能。另外,通过调节第一叠层(11)的厚度,延伸但与内部电极(16b)不导电连接的通孔电极(18)的部分可缩短。

Patent Agency Ranking