公开(公告)号：CN101621048A

公开(公告)日：2010-01-06

申请号：CN200910145514.5

申请日：2009-05-27

Applicant: 日本冲信息株式会社

Inventor： 大川一也 ,  十文字伸哉 ,  谷中真澄 ,  浜野广 ,  小泉真澄

IPC: H01L23/528 ,  H01L21/78 ,  B41J2/45 ,  H04N5/335

CPC classification number: B41J2/45 ,  B41J2202/50 ,  H01L21/78

Abstract: 一种复合半导体器件，该复合半导体器件形成于具有多个器件形成区域和多个切割区域的半导体晶片，并且通过在所述多个切割区域切割所述半导体晶片而形成，其中，半导体元件形成在所述多个器件形成区域内，并且所述切割区域被限定在所述器件形成区域之间。该复合半导体器件包括半导体基板，和多个布线层，所述多个布线层层叠在所述半导体基板上。布线层至少包括导电薄膜。连接部分被形成以便将所述布线层在层叠方向上彼此连接，每个所述连接部分被布置在所述器件形成区域上相对于切割位置一侧，其中，所述切割位置被限定在切割区域内。

公开(公告)号：CN101621048B

公开(公告)日：2014-07-30

申请号：CN200910145514.5

申请日：2009-05-27

Applicant: 日本冲信息株式会社

Inventor： 大川一也 ,  十文字伸哉 ,  谷中真澄 ,  浜野广 ,  小泉真澄

IPC: H01L23/528 ,  H01L21/78 ,  B41J2/45

CPC classification number: B41J2/45 ,  B41J2202/50 ,  H01L21/78

Abstract: 一种复合半导体器件，该复合半导体器件形成于具有多个器件形成区域和多个切割区域的半导体晶片，并且通过在所述多个切割区域切割所述半导体晶片而形成，其中，半导体元件形成在所述多个器件形成区域内，并且所述切割区域被限定在所述器件形成区域之间。该复合半导体器件包括半导体基板，和多个布线层，所述多个布线层层叠在所述半导体基板上。布线层至少包括导电薄膜。连接部分被形成以便将所述布线层在层叠方向上彼此连接，每个所述连接部分被布置在所述器件形成区域上相对于切割位置一侧，其中，所述切割位置被限定在切割区域内。