-
公开(公告)号：CN118659780B
公开(公告)日：2024-11-05
申请号：CN202411132651.6
申请日：2024-08-19
申请人： 成都玖锦科技有限公司
摘要： 本发明公开了一种基于国产FPGA的本振模块的控制方法，包括基准环、主环两个锁相环，其中基准环为首先需要配置的环路，主要功能为提供频率稳定的参考输入信号给主环。主环在基准环配置完成后进行配置，主环的主要功能为最终输出稳定的频综信号或FM调制信号，本发明使用国产的可编程逻辑器件，旨在实现对本振模块的有效控制，该方法在通信领域和无线电频谱领域有广泛应用，通过国产FPGA芯片实现对本振的精确调节，提高系统性能和稳定性。
-
公开(公告)号：CN118659780A
公开(公告)日：2024-09-17
申请号：CN202411132651.6
申请日：2024-08-19
申请人： 成都玖锦科技有限公司
摘要： 本发明公开了一种基于国产FPGA的本振模块的控制方法，包括基准环、主环两个锁相环，其中基准环为首先需要配置的环路，主要功能为提供频率稳定的参考输入信号给主环。主环在基准环配置完成后进行配置，主环的主要功能为最终输出稳定的频综信号或FM调制信号，本发明使用国产的可编程逻辑器件，旨在实现对本振模块的有效控制，该方法在通信领域和无线电频谱领域有广泛应用，通过国产FPGA芯片实现对本振的精确调节，提高系统性能和稳定性。
-
公开(公告)号：CN118625721A
公开(公告)日：2024-09-10
申请号：CN202411090140.2
申请日：2024-08-09
申请人： 成都玖锦科技有限公司
IPC分类号： G05B19/042
摘要： 本发明公开了一种基于FPGA实现的大宽带数字ALC方法及系统，包括以下步骤：获取输入信号的频率和输入功率；查询输入信号的频率和输入功率在分段频率列表中的位置，按照在分段频率列表中的位置对输入信号进行校准，得到实际功率值；将实际功率值作为目标输出功率输入到PID控制器中进行PID计算，得到DAC控制码，将DAC控制码通过DAC输出，控制压控衰减器调整输出功率。在FPGA中使用PID算法对射频通道的输出功率进行分段实时闭环控制，使输出的信号功率精确、稳定。
-
公开(公告)号：CN118249927B
公开(公告)日：2024-07-19
申请号：CN202410653785.6
申请日：2024-05-24
申请人： 成都玖锦科技有限公司
摘要： 本发明公开了一种基于线性插值的高精度信号源功率校准方法，包括以下步骤：S1.最大输出功率测试和数控衰减器的固定衰减值测试：S2.机械衰减器校准；S3.确定射频通道必须校准频率点；S4.压控衰减器校准；S5.功率校准补偿：根据用户设置的功率值和频率值，计算当前所设置的频率和功率下，压控衰减器和检波器的参考电压值。本发明通过频率、功率划分区域分段校准和二维线性插值结合的方式进行校准，可以有效的减少校准量，同时可以提高功率校准精度。
-
公开(公告)号：CN118249927A
公开(公告)日：2024-06-25
申请号：CN202410653785.6
申请日：2024-05-24
申请人： 成都玖锦科技有限公司
摘要： 本发明公开了一种基于线性插值的高精度信号源功率校准方法，包括以下步骤：S1.最大输出功率测试和数控衰减器的固定衰减值测试：S2.机械衰减器校准；S3.确定射频通道必须校准频率点；S4.压控衰减器校准；S5.功率校准补偿：根据用户设置的功率值和频率值，计算当前所设置的频率和功率下，压控衰减器和检波器的参考电压值。本发明通过频率、功率划分区域分段校准和二维线性插值结合的方式进行校准，可以有效的减少校准量，同时可以提高功率校准精度。
-
公开(公告)号：CN106771596A
公开(公告)日：2017-05-31
申请号：CN201710001513.8
申请日：2017-01-03
申请人： 成都玖锦科技有限公司
IPC分类号： G01R23/165
CPC分类号： G01R23/165
摘要： 本发明的目的是提供一种PCIE标准子卡尺寸的频谱分析仪。该分析仪由依次顺序连接的、安装在同一块基板上的射频前端模块、基带处理模块、数字信号处理模块、高速通信模块组成。所述基带处理模块采用AD9364射频收发器进行基带处理，所述高速通信模块采用PCIE总线与上位机进行通信。基带处理模块采用AD9364射频收发器进行基带处理，集成了射频收发通路所需的放大、混频、滤波、DAC等功能，大大缩小了设备的体积。高速通信模块采用PCIE总线与上位机相连，所述PCIE总线与上位机之间的接口选用标准PCIE通信金手指，方便插入计算机主机PCIE卡槽内，在计算机普及的今天，具有广泛地使用性。
-
公开(公告)号：CN118625721B
公开(公告)日：2024-11-12
申请号：CN202411090140.2
申请日：2024-08-09
申请人： 成都玖锦科技有限公司
IPC分类号： G05B19/042
摘要： 本发明公开了一种基于FPGA实现的大宽带数字ALC方法及系统，包括以下步骤：获取输入信号的频率和输入功率；查询输入信号的频率和输入功率在分段频率列表中的位置，按照在分段频率列表中的位置对输入信号进行校准，得到实际功率值；将实际功率值作为目标输出功率输入到PID控制器中进行PID计算，得到DAC控制码，将DAC控制码通过DAC输出，控制压控衰减器调整输出功率。在FPGA中使用PID算法对射频通道的输出功率进行分段实时闭环控制，使输出的信号功率精确、稳定。
-
公开(公告)号：CN115563035B
公开(公告)日：2024-08-13
申请号：CN202211324321.8
申请日：2022-10-27
申请人： 成都玖锦科技有限公司
摘要： 本发明提供了一种基于FPGA的DDR3高分辨粒度读写方法，应用于FPGA模块构成的系统，系统包括上位机和FPGA模块，FPGA模块包括DDR3缓存模块、控制模块以及读、写数据模块；方法包括S1：上位机通过PCIE设置下发指令；S2：FPGA模块接收PCIE下发的波形文件数据，产生读命令读取数据，并判断接收的数据值大小，并对数据进行拼接处理；S3：基于用户指令产生写命令，将拼成512bits位宽的数据送入DDR3缓存模块；S4：回读数据，并将数据传输至DAC模块中，输出有效数据。实现了基于FPGA的多用户高分辨粒度的数据读写。
-
公开(公告)号：CN116521609A
公开(公告)日：2023-08-01
申请号：CN202310453332.4
申请日：2023-04-25
申请人： 成都玖锦科技有限公司
IPC分类号： G06F15/173 , G06F15/177
摘要： 本发明公开了多主机与多从机系统、ZYNQ仲裁器及其数据处理的方法。该数据处理的方法，适用于多主机与多从机系统中的ZYNQ仲裁器，包括：接收至少一个主机中第一主机传来的命令查询数据包；根据所述命令查询数据包查询至少一个从机的数据状态，如果所述至少一个从机中第一从机处于空闲状态，则打开所述第一主机和所述第一从机之间的数据传输通道；将数据包通过所述数据传输通道传输至第一从机。
-
公开(公告)号：CN115563035A
公开(公告)日：2023-01-03
申请号：CN202211324321.8
申请日：2022-10-27
申请人： 成都玖锦科技有限公司
摘要： 本发明提供了一种基于FPGA的DDR3高分辨粒度读写方法，应用于FPGA模块构成的系统，系统包括上位机和FPGA模块，FPGA模块包括DDR3缓存模块、控制模块以及读、写数据模块；方法包括S1：上位机通过PCIE设置下发指令；S2：FPGA模块接收PCIE下发的波形文件数据，产生读命令读取数据，并判断接收的数据值大小，并对数据进行拼接处理；S3：基于用户指令产生写命令，将拼成512bits位宽的数据送入DDR3缓存模块；S4：回读数据，并将数据传输至DAC模块中，输出有效数据。实现了基于FPGA的多用户高分辨粒度的数据读写。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.037 秒)
