-
公开(公告)号：CN113314480A
公开(公告)日：2021-08-27
申请号：CN202110726218.5
申请日：2021-06-29
申请人： 成都氮矽科技有限公司 , 矽磐微电子(重庆)有限公司
IPC分类号： H01L23/31 , H01L23/367 , H01L23/48 , H01L21/56 , H01L21/48
摘要： 本发明提供一种硅基氮化镓(GaN)HEMT器件面板级扇出型封装结构及封装方法，包括硅基GaN HEMT芯片，芯片的四周和正面被第一塑封料包裹，底部金属层为第一散热通道，硅基GaN HEMT芯片正面输入输出口上方的铜线路为第二散热通道。本发明用铜线路将芯片的输入输出口引出，与传统焊线封装工艺中用金线或铜线引出输入输出口相比，大大减小了封装带来的寄生电阻和电感，使得产品应用频率的上限进一步提升。芯片背面与金属散热片直接相连，提供除芯片底部以外的另外一个散热通道，大大降低了封装热阻，解决了硅基GaNHEMT器件正面散热困难的问题。
-
公开(公告)号：CN214848592U
公开(公告)日：2021-11-23
申请号：CN202121457361.0
申请日：2021-06-29
申请人： 成都氮矽科技有限公司 , 矽磐微电子(重庆)有限公司
IPC分类号： H01L23/31 , H01L23/367 , H01L23/48 , H01L21/56 , H01L21/48
摘要： 本实用新型提供一种硅基GaN HEMT器件面板级扇出型封装结构，包括硅基GaN HEMT芯片，芯片的四周和正面被第一塑封料包裹，底部金属层为第一散热通道，硅基GaN HEMT芯片正面输入输出口上方的铜线路为第二散热通道。本实用新型用铜线路将芯片的输入输出口引出，与传统焊线封装工艺中用金线或铜线引出输入输出口相比，大大减小了封装带来的寄生电阻和电感，使得产品应用频率的上限进一步提升。芯片背面与金属散热片直接相连，提供除芯片底部以外的另外一个散热通道，大大降低了封装热阻，解决了硅基GaNHEMT器件正面散热困难的问题。
-
公开(公告)号：CN114864526A
公开(公告)日：2022-08-05
申请号：CN202110076060.1
申请日：2021-01-20
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L23/488 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/60
摘要： 本公开提供一种半导体封装结构及半导体封装方法。该半导体封装结构可以包括：裸片，包括相反的裸片正面和裸片背面以及连接所述裸片正面和所述裸片背面的裸片侧面，所述裸片的裸片正面设有焊垫；第一包封层，至少覆盖所述裸片的裸片侧面；再布线层，设于所述裸片的裸片正面，并与所述裸片的焊垫电连接，所述再布线层包括相反的第一表面和第二表面以及连接所述第一表面和所述第二表面的布线侧面，所述第一表面面向所述裸片，所述第二表面背向所述裸片，所述布线侧面形成第一电路引出端。本公开能够降低半导体封装结构的厚度。
-
公开(公告)号：CN113571461A
公开(公告)日：2021-10-29
申请号：CN202110751187.9
申请日：2021-07-02
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L21/683 , H01L21/67 , H01L21/56 , H01L21/78 , H01L21/60
摘要： 本发明提供了一种芯片封装结构的形成方法，包括：提供承载于可拉伸层的多个裸片，各个裸片在可拉伸层上的排布保持晶圆切割后的排布；拉伸可拉伸层至相邻裸片之间的距离为预设距离；将拉伸后的可拉伸层以及所承载的各个裸片整体转移至载板；去除拉伸后的可拉伸层；在载板上形成塑封层，以包覆各个裸片；去除载板，在各个裸片的活性面与塑封层上形成电连接结构；切割形成多个芯片封装结构，每个芯片封装结构至少包括一个裸片。根据本发明的实施例，1)利用可拉伸层可将晶圆切割后的多个裸片一次完成转移，贴装效率高；不需要芯片装贴设备，贴装成本低。2)转移至载板的裸片保留了晶圆原本的布局，可使用简单的良率测试技术进行不良追溯。
-
公开(公告)号：CN114203558A
公开(公告)日：2022-03-18
申请号：CN202010981270.0
申请日：2020-09-17
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L21/50 , H01L21/56 , H01L21/683
摘要： 本申请提供一种半导体封装方法及用于半导体封装方法的载板。所述半导体封装方法包括：提供载板，所述载板包括本体及设置在所述本体表面的凸起部，所述凸起部将所述本体的表面分隔成至少两个子区域；将多个待封装的芯片贴装在所述本体的子区域；每一所述子区域贴装有至少一个所述芯片；在所述载板上形成包封层，所述包封层包封所述多个待封装的芯片及所述凸起结构，所述包封层与所述凸起部对应的区域形成凹陷部；剥离所述载板；对封装结构进行分片处理，使所述封装结构在所述凹陷部处断开，得到至少两个子封装结构；所述封装结构至少包括所述包封层及所述多个待封装的芯片。
-
公开(公告)号：CN114823456A
公开(公告)日：2022-07-29
申请号：CN202110071210.X
申请日：2021-01-19
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L21/683 , H01L21/50 , H01L21/58
摘要： 本申请提供一种转膜治具及芯片贴片方法。本申请中，芯片贴片方法包括：获取待贴装的芯片，芯片位于第一载膜上，且芯片的背面面向第一载膜；采用转膜治具将芯片从第一载膜转移至第二载膜，芯片的正面面向第二载膜；从第二载膜上拾取芯片，并将芯片贴装到载板上。本申请实施例中，可以有效去除掉芯片背面残渣，减少后工序再布线的缺陷，避免芯片背面残渣落到载板上影响再布线良率。
-
公开(公告)号：CN114171396A
公开(公告)日：2022-03-11
申请号：CN202010955760.3
申请日：2020-09-11
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L21/50 , H01L21/56 , H01L21/683 , H01L23/544
摘要： 本申请提供一种半导体封装方法及用于半导体封装方法的载板。所述半导体封装方法包括：将至少一个待封装的芯片贴装于载板上；载板包括本体及设置在本体表面的辅助结构，本体的表面包括第一区域和第二区域，至少一个待封装的芯片贴装于第二区域，辅助结构设在第一区域，辅助结构与载板一体成型，或者辅助结构为一体式结构；在载板上形成包封层，包封层包封所述至少一个待封装的芯片，得到包括至少一个待封装的芯片及包封层的包封结构；辅助结构使所述包封结构靠近本体的表面形成定位结构；辅助结构与本体一体成型时，剥离载板，露出定位结构和待封装的芯片；辅助结构为一体式结构时，剥离本体，露出定位结构和待封装的芯片。
-
公开(公告)号：CN113611603A
公开(公告)日：2021-11-05
申请号：CN202110864811.6
申请日：2021-07-29
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L21/311 , H01L21/48
摘要： 本申请提供一种半导体结构的制造方法。所述半导体结构的制造方法包括：提供半导体中间结构，所述半导体中间结构包括芯片，所述芯片具有正面，所述芯片的正面设有多个焊垫；在所述芯片的正面形成辅助层，所述辅助层包括多个辅助结构，每一所述辅助结构覆盖一个所述焊垫；在所述芯片的正面未被所述辅助结构覆盖的区域形成绝缘层，所述绝缘层的材料与所述辅助层的材料不同；采用刻蚀液刻蚀所述辅助层，使所述焊垫暴露。
-
公开(公告)号：CN216488068U
公开(公告)日：2022-05-10
申请号：CN202122604970.0
申请日：2021-10-25
申请人： 矽磐微电子(重庆)有限公司
IPC分类号： H01L29/10 , H01L23/48 , H01L29/778
摘要： 本实用新型提供了一种氮化镓器件，第二半导体衬底的第一表面与源极电性连接，所述第二半导体衬底的第二表面与第一半导体衬底电性连接，所述第二半导体衬底的阻抗小于所述第一半导体衬底的阻抗，由此，所述第二半导体衬底可以作为所述第一半导体衬底中电子的载流通道，从而解决现有技术中衬底电子聚集的问题，避免氮化镓器件发生陷阱效应，提高了氮化镓器件的性能。进一步的，所述载流通道由所述第二半导体衬底形成，其结构简单，由此，所需的制造工艺简便并且可靠性高。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.05 秒)
