公开(公告)号：CN117130957B

公开(公告)日：2024-08-02

申请号：CN202311114229.3

申请日：2023-08-31

Applicant: 成都奥瑞科电子科技有限公司

Inventor： 郭世近 ,  孙海飙 ,  刘冷熙 ,  杨俊 ,  谢洪波

IPC: G06F13/36 ,  G06F13/40 ,  G06F5/06 ,  G06F3/05 ,  G06F15/78

Abstract: 本发明公开了一种基于信号处理的多通道高速缓存系统及装置，涉及信号处理技术领域，解决了现有多路数据缓存的采集带宽和存储、处理带宽不匹配的问题，其技术方案要点是：设置FPGA硬件及其配套外围电路，FPGA内置系统对多通道数据分时复用解复用，实现一组数据总线传输多组数据线，以一块QDR芯片实现多通道数据的存取。通过FPGA内部系统对数据源的数据合并同步，数据总线拆分合并，有利于不同通道间的带宽匹配和硬件带宽利用率；系统的仲裁机制，实现了多通道数据通过一路通道传输，通过QDR数据总线的映射、切换和QDR地址总线的分区、映射、切换，提供了一种在单通道硬件接口实现多通道数据传输和缓存的一种实现方案。

公开(公告)号：CN118631341A

公开(公告)日：2024-09-10

申请号：CN202410757475.9

申请日：2024-06-13

Applicant: 成都奥瑞科电子科技有限公司

Inventor： 孙海飙 ,  刘冷熙 ,  杨俊 ,  谢洪波 ,  郭世近

IPC: H04B10/40 ,  H04B10/032 ,  H04L1/22 ,  H04L12/46 ,  H04L41/40 ,  H04L43/0811 ,  H04B10/075 ,  H04Q11/00

Abstract: 本发明公开了一种基于以太网交换的光端机，包括两个FPGA、网络交换单元、光收发单元、网络接口单元和多个外部接口；所有外部接口通过FPGA1进行接口数据处理，FPGA1处理后将数据送到网络交换单元，网络交换单元引出一路高速接口到FPGA2；网络交换单元和FPGA1的所有通道物理接口为SGMII接口，网络交换单元和FPGA2的通道物理接口为XAUI接口，网络交换单元完成SGMII和XAUI接口的数据交换。本发明的光端机系统具备链路检测切换功能和对以太网传输的持续检测功能，当链路断开时能够根据帧序号对未完成传输的数据进行续传，具有冗余备份的特点，抗干扰性强。

公开(公告)号：CN117130957A

公开(公告)日：2023-11-28

申请号：CN202311114229.3

申请日：2023-08-31

Applicant: 成都奥瑞科电子科技有限公司

Inventor： 郭世近 ,  孙海飙 ,  刘冷熙 ,  杨俊 ,  谢洪波

IPC: G06F13/36 ,  G06F13/40 ,  G06F5/06 ,  G06F3/05 ,  G06F15/78

Abstract: 本发明公开了一种基于信号处理的多通道高速缓存系统及装置，涉及信号处理技术领域，解决了现有多路数据缓存的采集带宽和存储、处理带宽不匹配的问题，其技术方案要点是：设置FPGA硬件及其配套外围电路，FPGA内置系统对多通道数据分时复用解复用，实现一组数据总线传输多组数据线，以一块QDR芯片实现多通道数据的存取。通过FPGA内部系统对数据源的数据合并同步，数据总线拆分合并，有利于不同通道间的带宽匹配和硬件带宽利用率；系统的仲裁机制，实现了多通道数据通过一路通道传输，通过QDR数据总线的映射、切换和QDR地址总线的分区、映射、切换，提供了一种在单通道硬件接口实现多通道数据传输和缓存的一种实现方案。