-
公开(公告)号：CN113300673B
公开(公告)日：2024-12-17
申请号：CN202110198637.6
申请日：2021-02-22
Applicant: 意法半导体(格勒诺布尔2)公司 , 意法半导体股份有限公司 , 意法半导体 (ALPS) 有限公司
Inventor： B·马尔尚 , H·奎里诺·德卡瓦洛 , D·曼加诺 , S·莱奥塔
IPC: H03B5/30
Abstract: 本公开涉及漂移补偿，具体涉及用于控制包括振荡电路和天线的设备的方法，振荡电路被配置为向射频电路提供时钟信号，其中，相对于使能电路的功率放大器的时刻，使能信号从电路到天线的通道被延迟。
-
公开(公告)号：CN111629424B
公开(公告)日：2023-08-11
申请号：CN202010123810.1
申请日：2020-02-27
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及功率管理方法、对应的系统及装置。一种用于在包括处理系统和RF嵌入式电路的电子电路中功率管理的方法，包括：利用RF嵌入式电路的功率调节模块生成第一经调节的电压；利用处理系统的第一线性调节器从第一经调节的电压生成第二经调节的电压；以及控制RF嵌入式电路的功率调节模块根据多种操作模式进行操作。操作模式包括：第一睡眠模式，其中RF嵌入式电路的开关模式电源关闭并且RF嵌入式电路的第二线性调节器关闭；第二睡眠模式，其中开关模式电源关闭并且第二线性调节器打开；以及第三睡眠模式，其中开关模式电源打开并且第二线性调节器关闭。
-
公开(公告)号：CN113672072B
公开(公告)日：2024-12-20
申请号：CN202110521788.0
申请日：2021-05-13
Applicant: 意法半导体股份有限公司
IPC: G06F1/3234
Abstract: 本公开的各实施例涉及用于节省微控制器功率的方法和设备。节电系统包括针对留存外围设备的留存存储器元件，留存存储器元件在操作功率模式期间被设置为逻辑状态，并且在增强型节电模式期间保持逻辑状态。节电系统还包括针对非留存外围设备的非留存存储器元件，非留存存储器元件在节电系统的操作功率模式期间被设置为逻辑状态；以及控制器，指示留存存储器元件在处于增强型节电模式时保持其逻辑状态。
-
公开(公告)号：CN114942897B
公开(公告)日：2024-01-23
申请号：CN202210140699.6
申请日：2022-02-16
Applicant: 意法半导体股份有限公司
IPC: G06F13/10
Abstract: 本公开的实施例涉及用于选择微控制器单元的操作模式的系统和方法。微控制器包括输入引脚和内部上拉和下拉电路。外部上拉和下拉电路也耦合到输入引脚。微控制器可根据包括将输入引脚配置为浮置状态的不同配置模式来操作。控制逻辑随后根据内部上拉模式来配置内部上拉和下拉电路以从输入引脚获取第一输入电压信号(处于第一逻辑值)，并且进一步根据内部下拉模式来配置内部上拉和下拉电路以从输入引脚获取第二输入电压信号(处于第二逻辑值)。然后基于所获取的第一和第二逻辑值来选择MCU的操作模式。
-
公开(公告)号：CN105607133B
公开(公告)日：2018-05-22
申请号：CN201510605470.5
申请日：2015-09-21
Applicant: 意法半导体股份有限公司
IPC: G01V3/11
CPC classification number: G01V3/10 , H03K17/9525
Abstract: 一种用于接口连接LC传感器的系统包括被配置成选择性地开始LC传感器的振荡的启动器。该系统还包括被配置成确定指示LC传感器的振荡的峰值电压的信号(Vpeak)的模拟峰值检测器以及被配置成根据由模拟峰值检测器确定的信号(Vpeak)来确定LC传感器的状态的检测器。
-
Patent Agency Ranking
公开(公告)号：CN105319599B
公开(公告)日：2018-03-09
申请号：CN201510398383.7
申请日：2015-07-08
Applicant: 意法半导体股份有限公司
Abstract: 描述了一种用于对接LC传感器与控制单元的方法。控制单元可以包括第一和第二接触，LC传感器可以连接在第一和第二接触之间。方法可以包括开始LC传感器的振荡，以及监视第二接触处电压，其中第二接触处电压对应于第一接触处电压与LC传感器处电压之和。第一接触处电压可以改变以使得第二接触处电压并未超过上电压阈值并且并未跌落低于下电压阈值。
-
公开(公告)号：CN111624903B
公开(公告)日：2023-07-21
申请号：CN202010124922.9
申请日：2020-02-27
Applicant: 意法半导体股份有限公司
IPC: G05B19/042
Abstract: 本公开的实施例涉及处理系统、对应装置及对应方法。集成电路包括耦合到参考时钟信号节点的时钟控制电路以及包括电压调节器、数字电路和模拟电路的多个电路。电压调节器在操作中提供经调节的电压。时钟控制电路在操作中生成系统时钟。输入/输出接口电路装置被耦合到多个电路和共用输入/输出节点。输入/输出接口电路装置在操作中将多个电路中的一个电路选择性地耦合到共用输入/输出节点。
-
公开(公告)号：CN115473297A
公开(公告)日：2022-12-13
申请号：CN202210656612.0
申请日：2022-06-10
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 一些实施例涉及电源电路、对应的设备和方法。电压调节器被嵌入在第一节点(耦接到电池)和第二节点(向外部存储器供电)之间的电路中。电压调节器在第一操作模式中可激活以用于启动，在此期间，向第二节点施加向着电源阈值增加的电压。响应于第二节点处的电压达到电源阈值，电压调节器转换到第二操作模式，其中可编程调节电压(高于电源阈值)被施加到第二节点。响应于接收到低功率操作请求，第一高驱动调节器电路装置被去激活并且第二低功率调节器电路装置被激活以提供处于低功率的第三操作模式。
-
公开(公告)号：CN108461105B
公开(公告)日：2021-12-17
申请号：CN201710828775.1
申请日：2017-09-14
Applicant: 意法半导体股份有限公司
Abstract: 通过用于写入数据的非易失性闪存位置范围来提供用于用户地址范围的非易失性数据存储空间。用于写入数据的闪存位置范围大于用户地址范围(例如，4KB相对100B)。因此，针对相同用户地址的数据可以被写入闪存位置范围中的不同闪存位置，从而相应地提高了数据存储耐久性。
-
公开(公告)号：CN113300673A
公开(公告)日：2021-08-24
申请号：CN202110198637.6
申请日：2021-02-22
Applicant: 意法半导体(格勒诺布尔2)公司 , 意法半导体股份有限公司 , 意法半导体 (ALPS) 有限公司
Inventor： B·马尔尚 , H·奎里诺·德卡瓦洛 , D·曼加诺 , S·莱奥塔
IPC: H03B5/30
Abstract: 本公开涉及漂移补偿，具体涉及用于控制包括振荡电路和天线的设备的方法，振荡电路被配置为向射频电路提供时钟信号，其中，相对于使能电路的功率放大器的时刻，使能信号从电路到天线的通道被延迟。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.029 seconds)
