-
公开(公告)号:CN118397939A
公开(公告)日:2024-07-26
申请号:CN202410527985.7
申请日:2024-04-29
Applicant: 惠科股份有限公司
IPC: G09G3/20
Abstract: 本申请提供的一种像素驱动电路及显示面板,多行像素单元沿列方向排列,多条扫描线相间隔地沿行方向延伸,每条扫描线电连接一行像素单元,扫描驱动线的数量少于扫描线的数量;每个开关单元的第一连接端电连接至少一条扫描线,开关单元的第二连接端电连接一条扫描驱动线,至少两条扫描线通过不同的开关单元电连接同一条扫描驱动线,通过实现多条扫描线复用一条扫描驱动线,减少扫描驱动线的数量,改善扫描驱动信号线的走线布局,实现在高分辨率下减少边框宽度。
-
公开(公告)号:CN118251089A
公开(公告)日:2024-06-25
申请号:CN202410327617.8
申请日:2024-03-21
Applicant: 绵阳惠科光电科技有限公司 , 惠科股份有限公司
Abstract: 本申请提供一种显示屏。所述显示屏包括依次层叠设置的第一显示面板、光调控组件、及第二显示面板,所述第一显示面板具有背离所述光调控组件的第一显示面,所述第二显示面板具有背离所述光调控组件的第二显示面;所述光调控组件具有不透光的第一状态及透光的第二状态;当所述光调控组件处于所述第一状态时,所述的第一显示面板经由第一显示面显示且所述第二显示面板经由第二显示面显示,以使所述显示屏具有双面显示状态;当所述光调控组件处于所述第二状态时,所述第一显示面板不进行显示且所述第二显示面板进行显示,以使所述显示屏具有第一单面显示状态。
-
公开(公告)号:CN115859895B
公开(公告)日:2023-06-27
申请号:CN202310195850.0
申请日:2023-03-03
Applicant: 惠科股份有限公司
IPC: G06F30/39 , G06F30/398 , G06F111/06 , G06F115/12
Abstract: 本申请公开了一种PCB分段预缩方法、装置、设备及计算机可读存储介质,属于印刷电路技术领域。该PCB分段预缩方法包括:获取PCB原始数据和预设精度需求;根据PCB原始数据和预设精度需求确定预缩补偿值;根据PCB原始数据和预缩补偿值确定第一分段长度;根据预缩补偿值和第一分段长度确定预缩补偿比例;根据PCB原始数据、第一分段长度和预缩补偿比例确定第二分段长度;根据第一分段长度和第二分段长度确定优化预缩设计长度。本申请通过对PCB原始数据和预设精度需求进行数据分析以优化PCB的原始预缩设计长度,经过一系列计算得到PCB的优化预缩设计长度,进而实现精准控制邦定精度,保障产品良率。
-
公开(公告)号:CN116047812A
公开(公告)日:2023-05-02
申请号:CN202310121210.5
申请日:2023-01-31
Applicant: 惠科股份有限公司
IPC: G02F1/13357
Abstract: 本申请涉及一种背光模组、显示装置及电子设备。背光模组包括:驱动基板以及发光层,发光层设置于驱动基板上,发光层包括多个第一发光链及多个第二发光链,第一发光链及第二发光链沿第一方向依次交替设置且两两相连,第一发光链及第二发光链均包括沿第二方向排布且依次相连的多个发光组,每个发光组包括子发光组及第一发光单元,每个子发光组包括八个发光单元且八个发光单元围合成八边形结构,第一发光单元位于八边形结构内,任意相邻的两个子发光组之间共用两个发光单元;第一发光链的每个八边形结构与第二发光链上相邻的两个八边形结构均共用一个发光单元,其中,第一方向与第二方向相交。所述背光模组的背光显示均匀,具有较好的显示效果。
-
公开(公告)号:CN119314414A
公开(公告)日:2025-01-14
申请号:CN202411392459.0
申请日:2024-09-30
Applicant: 惠科股份有限公司
Abstract: 本申请属于显示面板技术领域,提供一种像素控制电路及显示面板。其中,显示面板包括多个像素单元,每个像素单元包括原始像素和补偿像素,像素控制电路包括行驱动模块、列驱动模块和多条列信号分线;每一条列信号线通过至少两条列信号分线连接至对应列的每个像素单元,每一列像素单元中的原始像素与补偿像素分别连接于对应列的不同列信号分线;列驱动模块用于在显示面板处于拉伸状态时,向原始像素和补偿像素各自对应的列信号分线输出数据信号,以使原始像素和补偿像素处于激活状态。本申请的原始像素与补偿像素可分时驱动,在显示面板拉伸时,驱动补偿像素补偿拉伸间隙,实现分辨率的补偿,保证了拉伸时的显示效果。
-
公开(公告)号:CN119212479A
公开(公告)日:2024-12-27
申请号:CN202411218248.5
申请日:2024-08-30
Applicant: 惠科股份有限公司
Abstract: 本申请提供一种像素结构及显示面板。该像素结构包括多个子像素单元、多个反射层、折射组件和控制组件;多个子像素单元和多个反射层围设形成环状,折射组件包括依次层叠设置于环状内部的第一折射层、第二折射层和第三折射层;在平行于环状所在平面的方向上,第二折射层与子像素单元重叠设置,第一折射层和第三折射层与子像素单元错位设置,以使子像素单元的光线仅射入第二折射层。控制组件用于调整第二折射层的折射率,以使第二折射层中的光线在第二折射层中发生全反射或分别从第一折射层和第三折射层中射出。该像素结构能够提高透明显示的透明度,且可在透明显示与非透明显示之间自由切换。
-
公开(公告)号:CN118737086B
公开(公告)日:2024-11-12
申请号:CN202411226305.4
申请日:2024-09-03
Applicant: 惠科股份有限公司
Abstract: 本申请公开了一种驱动电路和显示装置。其中,驱动电路应用于显示面板,显示面板包括若干子像素,相邻子像素之间的位置设置有电致变色组件,电致变色组件包括电致变色层、第一电极和第二电极,第一电极和第二电极分设于电致变色层的相对两侧,第一电极和第二电极之间形成的电场,电致变色层的透光率随电场的强度变化;驱动电路包括:控制组件,控制组件连接第一电极和第二电极,并向第一电极和/或第二电极供电或放电,控制组件设置有多个,每一控制组件至少控制连接一电致变色组件。本申请的技术方案能够有效的降低眩光,还能够在需要的情况下,提高显示面板自身的出光效率。
-
公开(公告)号:CN118675473A
公开(公告)日:2024-09-20
申请号:CN202410703775.9
申请日:2024-05-31
Applicant: 惠科股份有限公司
IPC: G09G3/34
Abstract: 本申请公开了一种像素驱动电路、显示面板和显示装置,涉及显示技术领域;像素驱动电路包括多个第一多路复用单元,一条扫描线设置在两行像素单元之间,一列像素单元设置两条数据线,一个第一多路复用单元包括输入端和多个输出端,第一多路复用单元的输入端与扫描驱动单元连接,第一多路复用单元的多个输出端分别连接多条扫描线设置,且该多条扫描线为相邻设置或间隔设置;多个第一多路复用单元按顺序依次交替设置在显示面板相对的两端上,第一多路复用单元的输入端用于接收扫描驱动单元发出的信号,并由输出端进行输出至像素单元;本申请的像素驱动电路通过使用第一多路复用单元,降低了显示面板内信号传输线的走线设计难度,提高产品的美观性。
-
公开(公告)号:CN116364033A
公开(公告)日:2023-06-30
申请号:CN202310341233.7
申请日:2023-03-27
Applicant: 惠科股份有限公司
Abstract: 本申请公开了一种显示设备调试的控制方法,包括:确认点灯机分别与时序控制模块和测试模块通过预设协议连接正常;控制测试模块通过点灯机向时序控制模块发送自测试指令,以使时序控制模块进入自测试模式;其中,时序控制模块进入自测试模式时,由时序控制模块控制显示模块所显示的测试画面的刷新率;当时序控制模块进入自测试模式时,控制测试模块获取显示模块的测试数据;根据测试数据与标准伽马曲线,确定显示模块的目标VCOM电压和目标伽马电压。本申请不必通过点灯机控制目标伽马电压和VCOM电压的调试,无需多次切换程序,可以减少调试显示设备的步骤和节省调试流程的时间,从而提高显示设备调试流程的工作效率和显示设备的产能。
-
公开(公告)号:CN118613086B
公开(公告)日:2024-10-15
申请号:CN202411091676.6
申请日:2024-08-09
Applicant: 惠科股份有限公司
IPC: H10K59/12 , H10K59/121 , H10K59/122 , H10K59/35 , H10K59/80 , H10K71/00 , H10K50/81 , H10K50/82
Abstract: 本申请属于显示领域,具体涉及一种显示面板及其制作方法、显示装置,所述显示面板包括衬底基板、驱动电路层、像素定义层和多个堆叠子像素,所述驱动电路层形成在所述衬底基板一侧,所述像素定义层形成在所述驱动电路层远离所述衬底基板一侧;所述多个堆叠子像素沿竖直方向堆叠在所述驱动电路层远离所述衬底基板一侧且位于所述像素定义层中,至少部分所述堆叠子像素在所述驱动电路层上的正投影存在交叠,所述堆叠子像素包括沿水平方向依次设置且相连的阳极、发光部和阴极,即通过像素单元的至少部分堆叠子像素在竖直方向堆叠设置,减少堆叠子像素占用显示面板设计空间,提高了显示面板的像素密度。
-
-
-
-
-
-
-
-
-