-
公开(公告)号：CN101375342A
公开(公告)日：2009-02-25
申请号：CN200780003913.7
申请日：2007-01-30
Applicant: 惠普开发有限公司
CPC classification number: G11C8/10 , G11C13/0023 , H03M13/51
Abstract: 本发明的各种实施例涉及包括遂穿电阻器纳米线结的多路信号分离器，以及用于对纳米尺度和混合尺度多路信号分离器中的纳米线信号线可靠地寻址的纳米线寻址方法。在本发明一个实施例中，编码器－多路信号分离器包括多条输入信号线及编码器(1304)，该编码器生成n位常数权重码码字内部地址(1320，1506，1704)用于在输入信号线上接收的每个不同输入地址。该编码器－多路信号分离器还包括n条微米尺度信号线(1306－1311)，该编码器在该n条微米尺度信号线上输出n位常数权重码码字内部地址，多条编码器－多路信号分离器寻址纳米线信号线通过遂穿电阻器结与该n条微米尺度信号线(1306－1311)互连，该编码器－多路信号分离器寻址纳米线信号线均与n位常数权重码码字内部地址(1320，1506，1704)相关联。
-
Patent Agency Ranking
公开(公告)号：CN101517545A
公开(公告)日：2009-08-26
申请号：CN200780033921.6
申请日：2007-07-11
Applicant: 惠普开发有限公司
IPC: G06F11/10 , H03K19/177
CPC classification number: H03K19/007 , G06F11/1076 , H03K19/00315
Abstract: 本发明的一个实施例是一种用于构造容许缺陷和故障的多路信号分离器(图14和16)的方法。该方法能够应用于纳米级别、微米级别或更大级别的多路信号分离器电路。多路信号分离器电路能够被视为一组与门(图9A－B)，每个包括在许多条地址线(910－912以及920－922)或地址线衍生信号线与输出信号线(914和924)之间的可逆切换的互连。每个可逆切换的互连包括一个或多个可逆切换的元件(906－908以及916－918)。在某些多路信号分离器中，采用NMOS(102)和/或PMOS晶体管(206)作为可逆切换的元件。在表示本发明一个实施例的方法中，在每个可逆切换的互连中采用两个或更多个串联连接的晶体管(410、412以及411、413；1502)，以便多达比串联的互连的晶体管的数量少一的晶体管中的短路缺陷不导致可逆切换互连的故障。此外，使用差错控制编码技术来引入附加的地址线衍生信号线(1602、1604)以及附加的可切换互连(1610)，以便即使当许多个体的可切换的互连有开路缺陷时，所述多路信号分离器依然可以工作。
-
公开(公告)号：CN101647117B
公开(公告)日：2013-01-16
申请号：CN200880010559.5
申请日：2008-03-21
Applicant: 惠普开发有限公司
IPC: H01L27/108 , H01L27/04
CPC classification number: H01L27/101 , B82Y10/00 , G11C13/00 , G11C13/0023 , G11C13/0033 , G11C2213/71 , G11C2213/79 , G11C2213/81 , H01L2924/0002 , Y10S977/762 , H01L2924/00
Abstract: 本发明的各种实施例针对三维交叉杆阵列(500、1000)。在本发明的一个方面，三维交叉杆阵列(1000)包含多个交叉杆阵列(1102-1104)、第一多路分离器(1106)、第二多路分离器(1108)和第三多路分离器(1110)。每个交叉杆阵列包含第一层纳米线(702-704)、叠加在第一层纳米线上的第二层纳米线(706-708)和叠加在第二层纳米线上的第三层纳米线(710-712)。第一多路分离器配置成寻址每个交叉杆阵列的第一层纳米线中的纳米线，第二多路分离器配置成寻址每个交叉杆阵列的第二层纳米线中的纳米线，并且第三多路分离器配置成向每个交叉杆阵列的第三层纳米线中的纳米线提供信号。
-
公开(公告)号：CN101517545B
公开(公告)日：2012-12-26
申请号：CN200780033921.6
申请日：2007-07-11
Applicant: 惠普开发有限公司
IPC: G06F11/10 , H03K19/177
CPC classification number: H03K19/007 , G06F11/1076 , H03K19/00315
Abstract: 本发明的一个实施例是一种用于构造容许缺陷和故障的多路信号分离器(图14和16)的方法。该方法能够应用于纳米级别、微米级别或更大级别的多路信号分离器电路。多路信号分离器电路能够被视为一组与门(图9A-B)，每个包括在许多条地址线(910-912以及920-922)或地址线衍生信号线与输出信号线(914和924)之间的可逆切换的互连。每个可逆切换的互连包括一个或多个可逆切换的元件(906-908以及916-918)。在某些多路信号分离器中，采用NMOS(102)和/或PMOS晶体管(206)作为可逆切换的元件。在表示本发明一个实施例的方法中，在每个可逆切换的互连中采用两个或更多个串联连接的晶体管(410、412以及411、413；1502)，以便多达比串联的互连的晶体管的数量少一的晶体管中的短路缺陷不导致可逆切换互连的故障。此外，使用差错控制编码技术来引入附加的地址线衍生信号线(1602、1604)以及附加的可切换互连(1610)，以便即使当许多个体的可切换的互连有开路缺陷时，所述多路信号分离器依然可以工作。
-
公开(公告)号：CN101375342B
公开(公告)日：2012-07-25
申请号：CN200780003913.7
申请日：2007-01-30
Applicant: 惠普开发有限公司
CPC classification number: G11C8/10 , G11C13/0023 , H03M13/51
Abstract: 本发明的各种实施例涉及包括遂穿电阻器纳米线结的多路信号分离器，以及用于对纳米尺度和混合尺度多路信号分离器中的纳米线信号线可靠地寻址的纳米线寻址方法。在本发明一个实施例中，编码器-多路信号分离器包括多条输入信号线及编码器(1304)，该编码器生成n位常数权重码码字内部地址(1320，1506，1704)用于在输入信号线上接收的每个不同输入地址。该编码器-多路信号分离器还包括n条微米尺度信号线(1306-1311)，该编码器在该n条微米尺度信号线上输出n位常数权重码码字内部地址，多条编码器-多路信号分离器寻址纳米线信号线通过遂穿电阻器结与该n条微米尺度信号线(1306-1311)互连，该编码器-多路信号分离器寻址纳米线信号线均与n位常数权重码码字内部地址(1320，1506，1704)相关联。
-
公开(公告)号：CN101647117A
公开(公告)日：2010-02-10
申请号：CN200880010559.5
申请日：2008-03-21
Applicant: 惠普开发有限公司
IPC: H01L27/108 , H01L27/04
CPC classification number: H01L27/101 , B82Y10/00 , G11C13/00 , G11C13/0023 , G11C13/0033 , G11C2213/71 , G11C2213/79 , G11C2213/81 , H01L2924/0002 , Y10S977/762 , H01L2924/00
Abstract: 本发明的各种实施例针对三维交叉杆阵列(500、1000)。在本发明的一个方面，三维交叉杆阵列(1000)包含多个交叉杆阵列(1102-1104)、第一多路分离器(1106)、第二多路分离器(1108)和第三多路分离器(1110)。每个交叉杆阵列包含第一层纳米线(702-704)、叠加在第一层纳米线上的第二层纳米线(706-708)和叠加在第二层纳米线上的第三层纳米线(710-712)。第一多路分离器配置成寻址每个交叉杆阵列的第一层纳米线中的纳米线，第二多路分离器配置成寻址每个交叉杆阵列的第二层纳米线中的纳米线，并且第三多路分离器配置成向每个交叉杆阵列的第三层纳米线中的纳米线提供信号。
-
-
-
-
-
Search Results
6
records
(took 0.028 seconds)
