带隙电压参考电路和装置

    公开(公告)号:CN102859462B

    公开(公告)日:2014-08-20

    申请号:CN201080066118.4

    申请日:2010-12-21

    CPC classification number: G05F3/30 H03F1/303 H03F2200/447

    Abstract: 一种用于产生带隙参考电压(VREF)的电路包含用于将第一电流供应到第一导体(NODE1)并将第二电流供应到第二导体(NODE2)的电路(I3×7)。所述第一导体响应于数字信号(CTL-VBE)而分别连续地耦合到多个二极管(Q0×16),以致使所述第一电流连续地流入选定二极管中。所述第二导体耦合到当前未耦合到所述第一导体的所述二极管的集电极。所述二极管连续地耦合到所述第一导体,以使得所述第一电流分别致使所述二极管在所述第一导体上产生相对大的VBE电压,且所述第二电流致使未耦合到所述第一导体的若干组所述二极管在所述第二导体上产生相对小的VBE电压。所述相对大和相对小的VBE电压提供差分带隙电荷(QCA-QCB),所述差分带隙电荷经平均以提供稳定的带隙参考电压(VREF)。

    运算放大器IC芯片
    2.
    发明授权

    公开(公告)号:CN108259013B

    公开(公告)日:2023-06-13

    申请号:CN201711360486.X

    申请日:2017-12-15

    Abstract: 本申请案涉及一种运算放大器op‑amp集成电路IC芯片。集成电路IC芯片(52)可包含具有可调操作参数的运算放大器(54)。所述IC芯片(52)还可包含微调模块(56),其经配置以响应于检测到所述运算放大器(54)的正供应电压被设置为大于预定电平的电平及检测到所述运算放大器(54)的反相输入及非反相输入处的给定共模电压中的至少一者而测量所述运算放大器(54)的输出电压。所述微调模块(56)还可经配置以基于所述输出电压来调整所述运算放大器(54)的所述操作参数以微调所述运算放大器(54)。

    减少的插脚计数扫描链实施方案

    公开(公告)号:CN101371151A

    公开(公告)日:2009-02-18

    申请号:CN200680052698.5

    申请日:2006-12-11

    CPC classification number: G01R31/318536 G01R31/3172

    Abstract: 一种具有减少的插脚计数扫描链的同步逻辑装置,其包含:两个以上触发器(SDC0、SDC1、SDC2),其经耦合以形成用于接收扫描数据输入信号(ScanDaTaIn)的移位寄存器;组合逻辑电路(20),其用于接收装置输入、产生用于所述两个以上触发器的触发器输入和产生输出信号;第一多路复用器(MUX 10),其用于在测试模式期间向所述两个以上触发器提供时钟信号;第二多路复用器(MUX 12),其用于在来自所述移位寄存器的测试模式输出与来自所述组合逻辑电路(20)的输出信号之间进行选择,和用于提供扫描数据输出信号(ScanDataOut)。

    具有偏置温度不稳定性公差的AB类MONTICELLI输出级

    公开(公告)号:CN118451652A

    公开(公告)日:2024-08-06

    申请号:CN202380015242.5

    申请日:2023-01-30

    Abstract: 在实例中,一种系统(100)包含放大器,所述放大器具有被配置成提供输出电压(108)的输出级,其中所述输出级包含p沟道晶体管(102)和n沟道晶体管(110)。所述系统(100)包含感测晶体管(116),所述感测晶体管具有耦合到所述p沟道晶体管(102)的栅极的栅极,其中所述感测晶体管(116)被配置成感测所述p沟道晶体管(102)的电流(162)并产生感测电流(166)。所述系统(100)包含电流镜,所述电流镜被配置成将所述感测电流(166)提供到控制晶体管(140)的栅极,所述控制晶体管(140)具有耦合到所述p沟道晶体管(102)的所述栅极的源极。所述控制晶体管(140)被配置成基于比较所述感测电流(166)与参考电流(178)而调节提供到所述p沟道晶体管(102)的栅极电流。

    带隙参考电路和方法
    6.
    发明公开

    公开(公告)号:CN102859462A

    公开(公告)日:2013-01-02

    申请号:CN201080066118.4

    申请日:2010-12-21

    CPC classification number: G05F3/30 H03F1/303 H03F2200/447

    Abstract: 一种用于产生带隙参考电压(VREF)的电路包含用于将第一电流供应到第一导体(NODE1)并将第二电流供应到第二导体(NODE2)的电路(I3×7)。所述第一导体响应于数字信号(CTL-VBE)而分别连续地耦合到多个二极管(Q0×16),以致使所述第一电流连续地流入选定二极管中。所述第二导体耦合到当前未耦合到所述第一导体的所述二极管的集电极。所述二极管连续地耦合到所述第一导体,以使得所述第一电流分别致使所述二极管在所述第一导体上产生相对大的VBE电压,且所述第二电流致使未耦合到所述第一导体的若干组所述二极管在所述第二导体上产生相对小的VBE电压。所述相对大和相对小的VBE电压提供差分带隙电荷(QCA-QCB),所述差分带隙电荷经平均以提供稳定的带隙参考电压(VREF)。

    减少的插脚计数扫描链实施方案

    公开(公告)号:CN101371151B

    公开(公告)日:2011-10-05

    申请号:CN200680052698.5

    申请日:2006-12-11

    CPC classification number: G01R31/318536 G01R31/3172

    Abstract: 一种具有减少的插脚计数扫描链的同步逻辑装置,其包含:两个以上触发器(SDC0、SDC1、SDC2),其经耦合以形成用于接收扫描数据输入信号(ScanDaTaIn)的移位寄存器;组合逻辑电路(20),其用于接收装置输入、产生用于所述两个以上触发器的触发器输入和产生输出信号;第一多路复用器(MUX 10),其用于在测试模式期间向所述两个以上触发器提供时钟信号;第二多路复用器(MUX 12),其用于在来自所述移位寄存器的测试模式输出与来自所述组合逻辑电路(20)的输出信号之间进行选择,和用于提供扫描数据输出信号(ScanDataOut)。

Patent Agency Ranking