公开(公告)号：CN1722130A

公开(公告)日：2006-01-18

申请号：CN200510059338.5

申请日：2005-03-28

Applicant: 富士通株式会社

Inventor： 齐藤美寿 ,  藤沢久典 ,  吉沢英树 ,  谷泽哲 ,  笠间一郎 ,  河野哲雄 ,  今福和章 ,  古川浩 ,  瓜生士郎 ,  若吉光春

IPC: G06F15/80

CPC classification number: G06F15/8007

Abstract: 一种可重配置运算装置，包括：多个能够通过使用一条给定的第一配置数据来对自身进行重配置并能够彼此同时工作的运算单元；多个RAM；构成运算装置所需的各种处理器元件；对所述运算单元、RAM和各种处理器元件进行互连的资源间网络，其在连接到此的资源之间，以不依赖于所述资源的位置和种类的统一传输时间来执行数据传输，并且能够通过使用给定的第二配置数据对自身进行重配置；用于存储所述第一和第二配置数据的存储单元。从外部存储装置向所述配置存储器加载所述配置数据，并且基于从所述多个运算单元获得的数据，以适当的顺序和定时来向所述可重配置处理器资源提供所述第一和第二配置数据。

公开(公告)号：CN101689108A

公开(公告)日：2010-03-31

申请号：CN200780052666.X

申请日：2007-05-17

Applicant: 富士通株式会社

Inventor： 吉沢英树

IPC: G06F9/38

CPC classification number: G06F9/30014 ,  G06F9/3853 ,  G06F9/3869 ,  G06F9/3875

Abstract: 本发明提供运算单元、处理器和处理器体系结构。在处理器(1)的执行阶段中进行规定位长的运算的运算单元(17)具有：多个部分运算单元(201～204)，其在分别不同的流水线阶段中执行通过在位方向上对规定位长的运算进行分割得到的各运算；以及多个流水线寄存器(211～213、221～227、231～237、241～246)，其分别划分各流水线阶段之间，各流水线寄存器(211～213、221～227、231～237、241～246)以能够在与输入触发同步地更新输出值的触发模式、和直接输出输入值的透明模式这两个动作模式之间切换的方式动作。

公开(公告)号：CN100492343C

公开(公告)日：2009-05-27

申请号：CN200510059338.5

申请日：2005-03-28

Applicant: 富士通株式会社

Inventor： 齐藤美寿 ,  藤沢久典 ,  吉沢英树 ,  谷泽哲 ,  笠间一郎 ,  河野哲雄 ,  今福和章 ,  古川浩 ,  瓜生士郎 ,  若吉光春

IPC: G06F15/80

CPC classification number: G06F15/8007

Abstract: 一种可重配置运算装置，包括：多个能够通过使用一条给定的第一配置数据来对自身进行重配置并能够彼此同时工作的运算单元；多个RAM；构成运算装置所需的各种处理器元件；对所述运算单元、RAM和各种处理器元件进行互连的资源间网络，其在连接到此的资源之间，以不依赖于所述资源的位置和种类的统一传输时间来执行数据传输，并且能够通过使用给定的第二配置数据对自身进行重配置；用于存储所述第一和第二配置数据的存储单元。从外部存储装置向所述配置存储器加载所述配置数据，并且基于从所述多个运算单元获得的数据，以适当的顺序和定时来向所述可重配置处理器资源提供所述第一和第二配置数据。