公开(公告)号：CN100539184C

公开(公告)日：2009-09-09

申请号：CN200410055188.6

申请日：2004-08-12

Applicant: 富士电机电子技术株式会社

Inventor： 北村睦美 ,  藤岛直人

IPC: H01L29/747 ,  H01L29/786

CPC classification number: H01L29/7827 ,  H01L29/0696 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66666 ,  H02J7/0031

Abstract: 本发明提供了包含高耐压且可降低接通电压的双方向元件的半导体装置及其制造方法。通过在沟槽底面(3a)上形成扩张漏极区域(4)，在分割半导体区域上形成p偏置区域(5)和在其表面上形成第一和第二n源极区域(9、10)，可以缩短第一和第二n源极区域(9、10)的平面距离，使元件的密度提高，在沿着沟槽维持耐压的情况下，达到高耐压，可使栅极电极(7)的电压比第一和第二n源极电极(11、12)高，从而在沟槽侧壁上形成沟道，可以实现电流向双方向流动的高耐压且低接通电压的双方向LMOSFET。

公开(公告)号：CN101567373A

公开(公告)日：2009-10-28

申请号：CN200910136307.3

申请日：2004-08-12

Applicant: 富士电机电子技术株式会社

Inventor： 北村睦美 ,  藤岛直人

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L29/0696 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66666 ,  H02J7/0031

Abstract: 本发明提供双方向元件及其制造方法，该元件具有：基于沟槽的第一、二分割区；沟槽底面形成的第一导电型第一区；第一、二分割区中形成的、与沟槽侧壁和第一区连接的第二导电型第二、三区；在第一、二分割区与沟槽侧壁连接且分别与第二、三区连接形成的第一导电型第四、五区；在第一分割区的沟槽侧壁上从第一区至第四区形成的第一控制电极和从第一区至第五区形成的第二控制电极；在第四、五区上分别形成的第一、二主电极；在第一、二区之间与第一、三区之间具有杂质浓度比第一区低的第六区，在每一控制电极的内侧具有经层间绝缘膜到达第一区的导电体，具有在沟槽底面形成的、与第二、三区连接的第二导电型第七区，导电体通过层间绝缘膜到达第七区。