公开(公告)号：CN120015723A

公开(公告)日：2025-05-16

申请号：CN202411354947.2

申请日：2024-09-27

Applicant: 富士电机株式会社

Inventor： 小山贵裕 ,  松泽宪亮 ,  福田大祐 ,  井上大辅

IPC: H01L23/492 ,  H01L23/49 ,  H01L23/498 ,  H01L21/48 ,  H05K1/02 ,  H05K1/18

Abstract: 本发明提供在进行设于导电基板上的半导体芯片与印刷基板的电连接的结构中能够减小尺寸的半导体装置。半导体装置具备：导电基板(1a)；多个半导体芯片，其设于导电基板(1a)上；印刷基板，其具有设于导电基板(1a)上的第1导电层(12f)、设于第1导电层(12f)上的绝缘层(11)以及设于绝缘层(11)上且与多个半导体芯片的第1电极电连接的第2导电层(12a)；以及第1外部端子(4a)，其设于第2导电层(12a)上且向第2导电层(12a)的上方延伸。

公开(公告)号：CN116913862A

公开(公告)日：2023-10-20

申请号：CN202310176177.6

申请日：2023-02-28

Applicant: 富士电机株式会社

Inventor： 福田大祐

IPC: H01L23/043 ,  H01L23/10 ,  H01L23/18 ,  H01L23/06

Abstract: 本发明提供一种半导体装置。半导体装置具有：基座板；绝缘基板，其配置于基座板；半导体元件，其配置于绝缘基板；壳体，其通过粘接剂来与基座板接合，包围收容半导体元件的空间；以及密封体，其填充于被壳体包围的空间内，其中，壳体包括钩爪形状部，该钩爪形状部具有从壳体的内壁面突出的突出部以及与突出部形成角度的爪状部，在该爪状部与壳体的内壁面之间夹有空间。