公开(公告)号：CN106684068B

公开(公告)日：2020-07-07

申请号：CN201610532361.X

申请日：2016-07-07

Applicant: 富士电机株式会社

Inventor： 早濑悠二 ,  谷口克己

IPC: H01L23/52 ,  H01L21/60

Abstract: 本发明提供兼顾低电感和高耐压的绝缘母线。提供一种与载置半导体芯片的模块连接的绝缘母线，具备：多个电路导体；将各电路导体与模块电连接的多个连接端子；在各电路导体之间和各连接端子的周围的至少一部分一体形成，且在电路导体之间不具有间隙的绝缘性的树脂部。

公开(公告)号：CN106684068A

公开(公告)日：2017-05-17

申请号：CN201610532361.X

申请日：2016-07-07

Applicant: 富士电机株式会社

Inventor： 早濑悠二 ,  谷口克己

IPC: H01L23/52 ,  H01L21/60

Abstract: 本发明提供兼顾低电感和高耐压的绝缘母线。提供一种与载置半导体芯片的模块连接的绝缘母线，具备：多个电路导体；将各电路导体与模块电连接的多个连接端子；在各电路导体之间和各连接端子的周围的至少一部分一体形成，且在电路导体之间不具有间隙的绝缘性的树脂部。

公开(公告)号：CN107068251B

公开(公告)日：2020-10-30

申请号：CN201611243225.5

申请日：2016-12-29

Applicant: 富士电机株式会社

Inventor： 早濑悠二

IPC: H01B7/00 ,  H01B7/02 ,  H01B13/00 ,  H01B13/06

Abstract: 本发明提供一种绝缘母线、绝缘母线的制造方法及电子设备，能提高绝缘母线的耐电压性能。绝缘母线(1)具有：板状导体(2、3)；以及绝缘膜(4a、4b、5a、5b)，所述绝缘膜(4a、4b、5a、5b)覆盖导体(2、3)。绝缘母线(1)还具有导电性膜(9a～9d、10a～10d)，所述导电性膜(9a～9d、10a～10d)以与导体(2、3)接触的方式形成在绝缘膜(4a、4b、5a、5b)的内侧的面，将导体(2、3)的端部(2c、2d，3c、3d)与绝缘膜(4a、4b、5a、5b)之间的空隙(7a、7b、8a、8b)覆盖。

公开(公告)号：CN107068251A

公开(公告)日：2017-08-18

申请号：CN201611243225.5

申请日：2016-12-29

Applicant: 富士电机株式会社

Inventor： 早濑悠二

IPC: H01B7/00 ,  H01B7/02 ,  H01B13/00 ,  H01B13/06

Abstract: 本发明提供一种绝缘母线、绝缘母线的制造方法及电子设备，能提高绝缘母线的耐电压性能。绝缘母线(1)具有：板状导体(2、3)；以及绝缘膜(4a、4b、5a、5b)，所述绝缘膜(4a、4b、5a、5b)覆盖导体(2、3)。绝缘母线(1)还具有导电性膜(9a～9d、10a～10d)，所述导电性膜(9a～9d、10a～10d)以与导体(2、3)接触的方式形成在绝缘膜(4a、4b、5a、5b)的内侧的面，将导体(2、3)的端部(2c、2d，3c、3d)与绝缘膜(4a、4b、5a、5b)之间的空隙(7a、7b、8a、8b)覆盖。