公开(公告)号：CN117650065A

公开(公告)日：2024-03-05

申请号：CN202310916655.2

申请日：2023-07-24

Applicant: 富士电机株式会社

Inventor： 外薗洋昭

IPC: H01L21/603 ,  H01L21/48 ,  H01L23/498

Abstract: 本发明提供一种键合工具、半导体装置的制造方法及半导体装置，其抑制异物的产生。键合工具包括接合前端部(50)，所述接合前端部(50)配置于在布线板配置的第二连接端子的第二接合部的正面，一边在与所述正面平行的一个方向上平行地振动，一边将第二接合部按压接合于布线板。接合前端部(50)包括形成于前端面(51e)内的多个突起(52)、以及沿着与前端面51e的振动方向平行的多个突起(52)的两侧部设置的抑制部(54)。这样的抑制部(54)抑制从与多个突起(52)的振动方向平行的两侧部挤出的异物。

公开(公告)号：CN119517882A

公开(公告)日：2025-02-25

申请号：CN202410817293.6

申请日：2024-06-24

Applicant: 富士电机株式会社

Inventor： 外薗洋昭

IPC: H01L23/495 ,  H01L23/49 ,  H01L21/48

Abstract: 本发明提供一种半导体装置及半导体装置的制造方法，防止端子相对于导电部的接合寿命的降低。半导体装置具有布线板（11b3）和第二连接端子。第二连接端子具有背面与布线板（11b3）接合且在正面（23e1）形成有压痕（28）的平板状的第二接合部（23e）。压痕（28）的一个端部的压痕前端边（28a3）与第二接合部（23e）的一个端部的接合前端边（23e3）处于同一面，压痕（28）的与压痕前端边（28a3）对置的另一端部的压痕后端边（28a5）的长度比第二接合部（23e）的与接合前端边（23e3）对置的另一端部的接合后端边（23e5）的长度短。

公开(公告)号：CN113169083B

公开(公告)日：2024-12-31

申请号：CN202080006652.X

申请日：2020-06-08

Applicant: 富士电机株式会社

Inventor： 外薗洋昭 ,  加藤辽一

IPC: H01L21/60

Abstract: 提供一种半导体装置以及半导体装置的制造方法，能够防止半导体芯片的劣化，从而能够提高可靠性。半导体装置具备：第一半导体芯片(1)，其在表面具有金属层(1C)；第一布线构件(7)，其与金属层(1C)相向地配置；烧结金属层(4a、4b)，其配置于金属层(1C)与第一布线构件(7)之间，具备第一区域和设置在所述第一区域内部的多个第二区域，其中，各第二区域的拉伸强度比所述第一区域的拉伸强度低；以及金属材料(3)，其配置于烧结金属层(4a、4b)的内部，其中，烧结金属层(4a、4b)的第二区域的拉伸强度比第一半导体芯片(1)的金属层(1C)的拉伸强度低。

公开(公告)号：CN113169083A

公开(公告)日：2021-07-23

申请号：CN202080006652.X

申请日：2020-06-08

Applicant: 富士电机株式会社

Inventor： 外薗洋昭 ,  加藤辽一

IPC: H01L21/60

Abstract: 提供一种半导体装置以及半导体装置的制造方法，能够防止半导体芯片的劣化，从而能够提高可靠性。半导体装置具备：第一半导体芯片(1)，其在表面具有金属层(1C)；第一布线构件(7)，其与金属层(1C)相向地配置；烧结金属层(4a、4b)，其配置于金属层(1C)与第一布线构件(7)之间，具备拉伸强度高的多个区域和拉伸强度低的多个区域；以及金属材料(3)，其配置于烧结金属层(4a、4b)的内部，其中，烧结金属层(4a、4b)的一部分拉伸强度低的区域的拉伸强度比第一半导体芯片(1)的金属层(1C)的拉伸强度低。