-
公开(公告)号：CN101924545A
公开(公告)日：2010-12-22
申请号：CN201010149514.5
申请日：2010-03-16
IPC: H03K19/007 , H03K19/0175
CPC classification number: G01R31/3177
Abstract: 本发明涉及预充电的逻辑中的错误检测。集成电路2被提供有多米诺骨牌逻辑，该多米诺骨牌逻辑包括推测节点22和检验器节点24。预充电电路36预充电所述推测节点和所述检验器节点两者。逻辑电路26根据输入信号值为所述推测节点和所述检验器节点提供放电路径。评估控制线路28、30首先将所述推测节点耦合到所述逻辑电路并且接着在此之后将所述检验器节点耦合到所述逻辑电路以便如果到所述逻辑电路26的输入信号具有适当的值则这些节点可以被放电。当所述推测节点和所述检验器节点不是两者都被放电或者两者都未被放电这两种情况之一时，错误检测电路32检测错误。
-
公开(公告)号：CN101800471A
公开(公告)日：2010-08-11
申请号：CN201010113359.1
申请日：2010-02-03
Applicant: 密执安大学评议会
IPC: H02M3/07
CPC classification number: G06F21/556 , Y10T307/76
Abstract: 本发明提供一种用于隐藏相关联处理电路的功率消耗特性的隔离电路及方法。该隔离电路包含多个子电路及控制电路。每一子电路包含：电容器，被配置为在所述电容器与所述电源之间提供第一连接的第一开关，被配置为在所述电容器与所述处理电路的输出之间提供第二连接的第二开关，被配置为跨越所述电容器提供第三连接以对所述电容器进行部分地放电的第三开关；控制电路被配置为控制多个子电路，以使在每一子电路中，第一开关、第二开关及第三开关被按照重复序列置于活动状态；所述多个子电路中的每一个进一步包含：比较器，其被配置为当在第三开关的活动状态期间达到跨越所述电容器的预定非零电压差时，将第三开关置于打开状态。
-
公开(公告)号：CN101552275A
公开(公告)日：2009-10-07
申请号：CN200910129917.0
申请日：2009-04-01
Applicant: 密执安大学评议会
Inventor： Y·李 , M·J·维科夫斯基 , D·T·布劳夫 , D·M·C·赛尔韦斯特
IPC: H01L27/105 , H01L27/115 , H01L29/92 , H01L29/94 , G11C16/10 , G11C16/26
CPC classification number: G11C16/0416 , G11C16/0441 , G11C2216/10 , H01L27/0629 , H01L27/0805 , H01L27/11521 , H01L27/11526 , H01L27/11558 , H01L28/40
Abstract: 本发明涉及一种存储器单元结构，使用该存储器单元结构的存储器件以及具有该存储器件的集成电路。该存储器单元结构包含具有浮置栅极节点的读取晶体管；连接至该浮置栅极节点且具有第一编程端子的隧穿电容器；连接至该浮置栅极节点及具有第二编程端子的耦合电容器叠柱，该耦合电容器叠柱包含串联布置在该浮置栅极节点及该第二编程端子之间的至少两个耦合电容器，该耦合电容器叠柱具有比该隧穿电容器更大的电容；在编程操作期间，在该第一编程端子及该第二编程端子间建立电压差，以造成发生电荷隧穿通过该隧穿电容器，以致在该编程操作后，电荷储存在该浮置栅极节点中；在读取操作期间，该读取晶体管被激活以产生指示储存在该浮置栅极节点中的电荷的输出信号。
-
Patent Agency Ranking
公开(公告)号：CN101800471B
公开(公告)日：2014-06-18
申请号：CN201010113359.1
申请日：2010-02-03
Applicant: 密执安大学评议会
IPC: H02M3/07
CPC classification number: G06F21/556 , Y10T307/76
Abstract: 本发明提供一种用于隐藏相关联处理电路的功率消耗特性的隔离电路及方法。该隔离电路包含多个子电路及控制电路。每一子电路包含：电容器，被配置为在所述电容器与所述电源之间提供第一连接的第一开关，被配置为在所述电容器与所述处理电路的输出之间提供第二连接的第二开关，被配置为跨越所述电容器提供第三连接以对所述电容器进行部分地放电的第三开关；控制电路被配置为控制多个子电路，以使在每一子电路中，第一开关、第二开关及第三开关被按照重复序列置于活动状态；所述多个子电路中的每一个进一步包含：比较器，其被配置为当在第三开关的活动状态期间达到跨越所述电容器的预定非零电压差时，将第三开关置于打开状态。
-
公开(公告)号：CN101414783B
公开(公告)日：2012-03-28
申请号：CN200810215740.1
申请日：2008-09-09
Applicant: 密执安大学评议会
CPC classification number: H03K19/00361 , Y10T307/696 , Y10T307/729
Abstract: 本发明涉及片上电源电压调整。一种集成电路(100)，其具有功率调整电路(104)，用于主动调整第一电源轨道Vdd及第二电源轨道Vss之间的电压差，该第一电源轨道Vdd及第二电源轨道Vss用于为处理电路(102)提供电功率。一电压调整电容器Ca具有连接到第一电源轨道Vdd的一个端；及选择性地连接到第二电源轨道Vss或第三电源轨道Vdda的第二端。一旦电压感测电路106检测到电压欠冲，则电容器Ca连接到第三电源轨道Vdda，以便转储电容器Ca中的至少一部分电荷CaVdda到第一电源轨道Vdd以抵抗电压下降。在正常操作期间，电荷累积在电容器Ca中。提供一附加负载装置T2以便一旦检测到过冲即降低电压差。
-
公开(公告)号：CN101414783A
公开(公告)日：2009-04-22
申请号：CN200810215740.1
申请日：2008-09-09
Applicant: 密执安大学评议会
CPC classification number: H03K19/00361 , Y10T307/696 , Y10T307/729
Abstract: 本发明涉及片上电源电压调整。一种集成电路(100)，其具有功率调整电路(104)，用于主动调整第一电源轨道Vdd及第二电源轨道Vss之间的电压差，该第一电源轨道Vdd及第二电源轨道Vss用于为处理电路(102)提供电功率。一电压调整电容器Ca具有连接到第一电源轨道Vdd的一个端；及选择性地连接到第二电源轨道Vss或第三电源轨道Vdda的第二端。一旦电压感测电路106检测到电压欠冲，则电容器Ca连接到第三电源轨道Vdda，以便转储电容器Ca中的至少一部分电荷CaVdda到第一电源轨道Vdd以抵抗电压下降。在正常操作期间，电荷累积在电容器Ca中。提供一附加负载装置T2以便一旦检测到过冲即降低电压差。
-
公开(公告)号：CN101924545B
公开(公告)日：2014-09-24
申请号：CN201010149514.5
申请日：2010-03-16
IPC: H03K19/007 , H03K19/0175
CPC classification number: G01R31/3177
Abstract: 本发明涉及预充电的逻辑中的错误检测。集成电路2被提供有多米诺骨牌逻辑，该多米诺骨牌逻辑包括推测节点22和检验器节点24。预充电电路36预充电所述推测节点和所述检验器节点两者。逻辑电路26根据输入信号值为所述推测节点和所述检验器节点提供放电路径。评估控制线路28、30首先将所述推测节点耦合到所述逻辑电路并且接着在此之后将所述检验器节点耦合到所述逻辑电路以便如果到所述逻辑电路26的输入信号具有适当的值则这些节点可以被放电。当所述推测节点和所述检验器节点不是两者都被放电或者两者都未被放电这两种情况之一时，错误检测电路32检测错误。
-
公开(公告)号：CN101552275B
公开(公告)日：2013-01-23
申请号：CN200910129917.0
申请日：2009-04-01
Applicant: 密执安大学评议会
Inventor： Y·李 , M·J·维科夫斯基 , D·T·布劳夫 , D·M·C·赛尔韦斯特
IPC: H01L27/105 , H01L27/115 , H01L29/92 , H01L29/94 , G11C16/10 , G11C16/26
CPC classification number: G11C16/0416 , G11C16/0441 , G11C2216/10 , H01L27/0629 , H01L27/0805 , H01L27/11521 , H01L27/11526 , H01L27/11558 , H01L28/40
Abstract: 本发明涉及一种存储器单元结构，使用该存储器单元结构的存储器件以及具有该存储器件的集成电路。该存储器单元结构包含具有浮置栅极节点的读取晶体管；连接至该浮置栅极节点且具有第一编程端子的隧穿电容器；连接至该浮置栅极节点及具有第二编程端子的耦合电容器叠柱，该耦合电容器叠柱包含串联布置在该浮置栅极节点及该第二编程端子之间的至少两个耦合电容器，该耦合电容器叠柱具有比该隧穿电容器更大的电容；在编程操作期间，在该第一编程端子及该第二编程端子间建立电压差，以造成发生电荷隧穿通过该隧穿电容器，以致在该编程操作后，电荷储存在该浮置栅极节点中；在读取操作期间，该读取晶体管被激活以产生指示储存在该浮置栅极节点中的电荷的输出信号。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
