公开(公告)号：CN101924545B

公开(公告)日：2014-09-24

申请号：CN201010149514.5

申请日：2010-03-16

Applicant: ARM有限公司 ,  密执安大学评议会

Inventor： D·M·布尔 ,  S·达斯 ,  D·T·布劳夫

IPC: H03K19/007 ,  H03K19/0175

CPC classification number: G01R31/3177

Abstract: 本发明涉及预充电的逻辑中的错误检测。集成电路2被提供有多米诺骨牌逻辑，该多米诺骨牌逻辑包括推测节点22和检验器节点24。预充电电路36预充电所述推测节点和所述检验器节点两者。逻辑电路26根据输入信号值为所述推测节点和所述检验器节点提供放电路径。评估控制线路28、30首先将所述推测节点耦合到所述逻辑电路并且接着在此之后将所述检验器节点耦合到所述逻辑电路以便如果到所述逻辑电路26的输入信号具有适当的值则这些节点可以被放电。当所述推测节点和所述检验器节点不是两者都被放电或者两者都未被放电这两种情况之一时，错误检测电路32检测错误。

公开(公告)号：CN101924545A

公开(公告)日：2010-12-22

申请号：CN201010149514.5

申请日：2010-03-16

Applicant: ARM有限公司 ,  密执安大学评议会

Inventor： D·M·布尔 ,  S·达斯 ,  D·T·布劳夫

IPC: H03K19/007 ,  H03K19/0175

CPC classification number: G01R31/3177

Abstract: 本发明涉及预充电的逻辑中的错误检测。集成电路2被提供有多米诺骨牌逻辑，该多米诺骨牌逻辑包括推测节点22和检验器节点24。预充电电路36预充电所述推测节点和所述检验器节点两者。逻辑电路26根据输入信号值为所述推测节点和所述检验器节点提供放电路径。评估控制线路28、30首先将所述推测节点耦合到所述逻辑电路并且接着在此之后将所述检验器节点耦合到所述逻辑电路以便如果到所述逻辑电路26的输入信号具有适当的值则这些节点可以被放电。当所述推测节点和所述检验器节点不是两者都被放电或者两者都未被放电这两种情况之一时，错误检测电路32检测错误。

公开(公告)号：CN100565465C

公开(公告)日：2009-12-02

申请号：CN200580050138.1

申请日：2005-04-21

Applicant: ARM有限公司 ,  密执安大学

Inventor： D·T·布劳夫 ,  D·M·布尔 ,  S·达斯

IPC: G06F11/14

CPC classification number: G06F11/1407

Abstract: 一种集成电路包括差错检测电路3230-1至3230-4，这些差错检测电路能够检测到在预定时间窗口内的信号数值中的转变，这些转变指示集成电路在操作中的差错。该集成电路还包括存储单元3296，它能够存储数据处理装置的恢复状态，该恢复状态包括对应于集成电路编程器模式的结构状态变量中的至少一个子集。提供差错恢复电路3250、3260、3210作为集成电路中的一部分，并且用于使集成电路能够使用存储单元3296所存储的恢复状态从检测到的操作差错中恢复。集成电路的操作参数控制器3242根据检测到的操作中的差错的一个或多个特性来调整集成电路的操作参数，例如，时钟频率、工作电压、基底的偏置电压、温度，以采用提高整体性能的方式来保持有限的非零差错比率。

公开(公告)号：CN117851191A

公开(公告)日：2024-04-09

申请号：CN202311251677.8

申请日：2023-09-26

Applicant: Arm有限公司

Inventor： R·赫伯霍尔茨 ,  S·达斯

IPC: G06F11/34 ,  G06F11/30

Abstract: 本文所述的各种具体实施涉及具有核心电路和硬件的设备，该核心电路和硬件具有功能路径和与这些功能路径协同定位的金丝雀路径。该设备可具有定时监测器，这些定时监测器在下垂事件期间监测并测量这些功能路径和这些金丝雀路径的数字定时裕度。此外，该设备可具有控制处理器，该控制处理器基于这些数字定时裕度来设置用于硬件下垂缓解的参数，其中该控制处理器基于这些数字定时裕度来校准该硬件，以用于下垂响应或用于下垂缓解的自适应时钟和功率控制。

公开(公告)号：CN116774764A

公开(公告)日：2023-09-19

申请号：CN202310138342.9

申请日：2023-02-20

Applicant: Arm有限公司

Inventor： B·拉比 ,  S·达斯 ,  黄启翔

IPC: G05F1/56

Abstract: 本文所述的各种具体实施涉及一种设备，该设备具有功率级，该功率级基于输入信号和控制信号来提供输出信号和第一反馈信号。该设备可具有数字级，该数字级具有数字电路系统，该数字电路系统基于该数字电路系统的使用该输出信号的操作活动来提供第二反馈信号。该设备可具有控制级，该控制级基于该输入信号、该第一反馈信号和该第二反馈信号来提供该控制信号。

公开(公告)号：CN101203836A

公开(公告)日：2008-06-18

申请号：CN200580050138.1

申请日：2005-04-21

Applicant: ARM有限公司 ,  密执安大学

Inventor： D·T·布劳夫 ,  D·M·布尔 ,  S·达斯

IPC: G06F11/14

CPC classification number: G06F11/1407

Abstract: 一种集成电路包括差错检测电路3230－1至3230－4，这些差错检测电路能够检测到在预定时间窗口内的信号数值中的转变，这些转变指示集成电路在操作中的差错。该集成电路还包括存储单元3296，它能够存储数据处理装置的恢复状态，该恢复状态包括对应于集成电路编程器模式的结构状态变量中的至少一个子集。提供差错恢复电路3250、3260、3210作为集成电路中的一部分，并且用于使集成电路能够使用存储单元3296所存储的恢复状态从检测到的操作差错中恢复。集成电路的操作参数控制器3242根据检测到的操作中的差错的一个或多个特性来调整集成电路的操作参数，例如，时钟频率、工作电压、基底的偏置电压、温度，以采用提高整体性能的方式来保持有限的非零差错比率。