一种存储单元、三态内容寻址存储器和电子设备

    公开(公告)号:CN117174141A

    公开(公告)日:2023-12-05

    申请号:CN202311039655.5

    申请日:2023-08-17

    Applicant: 安徽大学

    Abstract: 本发明公开了一种存储单元、三态内容寻址存储器和电子设备,属于存储器领域,包括:阻变存储器、选通晶体管和放大晶体管;其中,阻变存储器的一端与位线相连,阻变存储器的另一端与选通晶体管的漏极相连;选通晶体管的源极与源线相连,选通晶体管的栅极与字线相连;放大晶体管的源极接地,放大晶体管的栅极与选通晶体管的漏极相连,放大晶体管的漏极与匹配线相连;与现有技术相比,本申请的存储单元、三态内容寻址存储器和电子设备,采用一个非易失器件,构成TCAM的存储单元,很好的避免了外围电路以及存储单元的面积和能量消耗大的问题,实现了TCAM的功能,具有较好的性能。

    一种基于忆阻器的径向基神经元实现方法及设备

    公开(公告)号:CN116681115A

    公开(公告)日:2023-09-01

    申请号:CN202310665788.7

    申请日:2023-06-07

    Applicant: 安徽大学

    Abstract: 本发明公开了一种基于忆阻器的径向基神经元实现方法及设备,涉及忆阻器技术领域,方法包括以下步骤:接收神经元电路的输入电压;将输入电压输送至预先建立的绝对值模块电路内,得到幅值为非负的电压信号;将幅值为负的电压信号输入预先建立的反向放大器模块内,得到反向电压;将反向电压和偏置模块提供的偏置电压通过求和模块输入至径向基神经元模块电路,得到不同频率的输出信号;通过不同频率的输出信号的叠加,得到高斯函数,以实现径向基神经元;本发明可以有效地以聚类的形式清理输入数据,防止黑箱攻击。

    一种基于GPU的异构实时视频加解密方法和系统

    公开(公告)号:CN118354148A

    公开(公告)日:2024-07-16

    申请号:CN202410527848.3

    申请日:2024-04-29

    Applicant: 安徽大学

    Abstract: 本发明公开了一种于GPU的异构实时视频加解密方法和系统,方法包括以下步骤:S1,通过主线程获取密钥K和原始视频V;S2,主线程以原始视频V中的单帧图像为对象,创建n个加密任务;S3,创建m个子线程;S4,主线程计算单帧图像的哈希值,并融合所述哈希值和密钥K,生成第一密钥序列;S5,生成混沌的第二密钥序列;S6,将生成的第二密钥序列与视频帧传至显存,调用GPU完成计算任务;S7,获取单帧图像的加密结果上传至内存输出,完成解密过程;S8,接收端将加密视频作为输入,重复S1‑S6的步骤,生成解密所需的密钥序列,且执行解密过程中GPU上的计算任务,获取单帧图像的解密结果上传至内存输出,完成解密任务。提升了计算机的资源利用率和系统吞吐量。

    基于多线程置乱扩散的实时视频加解密方法及系统

    公开(公告)号:CN116527964A

    公开(公告)日:2023-08-01

    申请号:CN202310591117.0

    申请日:2023-05-22

    Applicant: 安徽大学

    Abstract: 本发明公开了一种基于多线程置乱扩散的实时视频加解密方法及系统,该加密方法包括如下步骤:(1)主线程获取密钥K和原始视频V,主线程以原始视频V中的单帧图像为对象,创建n个加密任务;(2)主线程创建n个子线程,主线程分别调用各个子线程执行加密任务,一个子线程对应一个加密任务;(3)基于子线程完成的加密任务,获取完成加密的单帧图像作为实时视频加密的输出结果。本发明提供一种基于并行计算的实时视频加密的方法,有效提高视频加密速度,实现视频实时加密效果。

    一种分压型RRAM阵列结构
    6.
    发明公开

    公开(公告)号:CN115249492A

    公开(公告)日:2022-10-28

    申请号:CN202210851664.3

    申请日:2022-07-20

    Applicant: 安徽大学

    Abstract: 本发明公开了一种分压型RRAM阵列结构,包括1T1R单元和另一个1T单元,1T指的是MOS管,1R指的是RRAM单元,MOS管与RRAM单元相连,组成1T1R单元;多个1T1R单元并联形成1T1R阵列;另一个1T单元为MOS管,该MOS管的一端与所述1T1R单元中的SL端相连,另一端连接一个高电平VHI;通过将另一个1T单元的N个MOS管的电阻R进行并联,形成RN,这种由1T1R阵列和另一个1T单元组成的结构,称之为伪1T1R的RRAM阵列结构。上述结构可以在实现分压型RRAM阵列的情况下有效减少阵列面积,充分利用阵列资源,同时引入栅压传感方案减小读干扰。

Patent Agency Ranking