-
公开(公告)号:CN119316742A
公开(公告)日:2025-01-14
申请号:CN202411485732.4
申请日:2024-10-23
Applicant: 安徽大学
IPC: H04N25/772 , H04N25/78
Abstract: 本发明涉及CMOS图像传感器设计技术领域,具体涉及用于CIS的两步式差分全并行ADC电路、模块。本发明提供了用于CIS的两步式差分全并行ADC电路,包括:粗量化发生部、细量化发生部、比较器部、存储电容部、量化开关部、逻辑控制部、信号处理部、计数器部、加法器部。本发明采用两步式列级差分全并行处理,将11bit量化过程分解成并行的5bit粗量化和6bit细量化,能够有效缩短整体的量化时间,提高ADC的数据量化速率。本发明解决了传统SS ADC量化时间长、转换速度低从而限制CMOS图像传感器帧频的问题。
-
公开(公告)号:CN119172653A
公开(公告)日:2024-12-20
申请号:CN202411451291.6
申请日:2024-10-17
Applicant: 安徽大学
IPC: H04N25/76 , H04N25/772 , H04N25/571
Abstract: 本发明属于CMOS器件领域,具体涉及一种基于前瞻自适应CMS技术的单斜ADC及CIS芯片。其包括连接在像素阵列中每一列上的各个CMS量化模块以及一个动态斜坡生成模块;CMS量化模块包括比较器、计数器、列级判断模块和加减法器。动态斜坡生成模块包括斜坡发生器、斜坡调制模块和全局判断模块。斜坡发生器用于根据接收到的调制信号生成一个对应标准斜坡、全量程斜坡或自适应斜坡的斜坡信号,并发送到对应行的比较器中。全局判断模块用于识别同一行像素单元初级量化结果的最大值和最小值,进而确定次级量化中自适应性斜坡的摆幅区间。斜坡调制模块用于输出能够产生三类斜坡的调制信号。本发明克服了现有单斜ADC难以同时兼顾量化精度和量化时间的问题。
-
公开(公告)号:CN119070815A
公开(公告)日:2024-12-03
申请号:CN202411112052.8
申请日:2024-08-14
Applicant: 安徽大学
IPC: H03M1/00 , H03M1/08 , H03M1/36 , H04N25/772
Abstract: 本发明涉及CMOS图像传感器设计技术领域,具体涉及应用于CIS的Flash‑SS两步式ADC电路、模块。本发明公开了Flash‑SS ADC,包括:比较器部、码值转换部、电压抬升部、数字校准部。本发明一方面基于2bit Flash ADC进行2bit粗量化来提高转换速度,采用共享部分电路的方式减少面积与功耗;另一方面,基于9bit SS ADC进行9bit细量化,运用斜坡发生器产生差分斜坡,与比较器部的两个比较器进行时分复用,在不额外增加面积的前提下进一步缩短了一半的细量化时间。本发明解决了现有SS ADC应用在CMOS图像传感器中量化速度偏慢的问题。
-
-