公开(公告)号：CN119091943A

公开(公告)日：2024-12-06

申请号：CN202411210019.9

申请日：2024-08-30

Applicant: 安徽大学

Inventor： 蔺智挺 ,  宋小凤 ,  王鑫 ,  李婧怡 ,  宇世辰 ,  李鑫 ,  刘玉 ,  彭春雨 ,  吴秀龙 ,  胡薇 ,  戴成虎 ,  赵强 ,  郝礼才 ,  卢文娟 ,  周永亮

IPC: G11C11/412 ,  H10B10/00 ,  G11C11/418 ,  G11C11/419 ,  G11C15/04

Abstract: 本发明属于集成电路技术领域，具体涉及一种10T‑SRAM单元、双通道读与内容寻址的逻辑电路及其芯片。10T‑SRAM单元由P1～P2和N1～N8构成。其中，P1、P2、N1～N4构成6T存储单元，剩余器件构成配置电路。N5和N6的栅极分别连接在6T存储单元中的存储节点Q和QB上；N7和N8的栅极分别接控制信号SL和SR；N5的漏极与N7的源极相连；N8的源极与N6的漏极相连；N5、N6的源极连接在传递信号线TL上，N7、N8的漏极连接在标志信号线ML上。将多个10T‑SRAM阵列排布，同行中相邻单元的TL和ML相连则构成双通道读与内容寻址的逻辑电路。本发明的电路同时具备数据存储，双通道数据读以及内容寻址功能；电路简单却功能强大，可以克服现有电路的效率和功耗缺陷。