公开(公告)号：CN116488635A

公开(公告)日：2023-07-25

申请号：CN202310479122.2

申请日：2023-04-28

Applicant: 安徽大学

Inventor： 赵强 ,  许鑫 ,  林涵宇 ,  张亚楠 ,  董汉文 ,  郝礼才 ,  戴成虎 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: H03K19/094 ,  H03K19/003

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种屏蔽SET脉冲信号的反相器链电路，以及基于该种屏蔽SET脉冲信号的反相器链电路封装的模块。本发明基于三级反相器结构构建出反相器链，不仅具备反相器的基本功能，还通过合理的电路设计，使得该反相器链屏蔽SET脉冲信号的能力突出，可以屏蔽任意方向电压跳变，保证输出节点o3仍能以正确的逻辑状态进行输出。

公开(公告)号：CN116614110A

公开(公告)日：2023-08-18

申请号：CN202310487411.7

申请日：2023-04-28

Applicant: 安徽大学

Inventor： 吴秀龙 ,  张心怡 ,  赵强 ,  郝礼才 ,  许鑫 ,  林涵宇 ,  张亚楠 ,  戴成虎 ,  彭春雨 ,  蔺智挺

IPC: H03K3/013 ,  H03K3/356

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种基于加固技术的抗四节点翻转latch锁存器电路，以及基于该抗四节点翻转latch锁存器电路封装的模块。本发明的存储节点X0、X3、X4、X7、X8、X11均由PMOS晶体管包围，形成极性加固，有效避免发生翻转。本发明使用了源隔离技术，使存储节点X1、X2、X5、X6、X9、X10也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了多级输入的C单元部，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的电路具备完全的抗SNU、DNU、TNU、QNU能力，并有较低的延迟、较低的功耗以及较小的面积。

公开(公告)号：CN116386694A

公开(公告)日：2023-07-04

申请号：CN202310386475.8

申请日：2023-04-12

Applicant: 安徽大学

Inventor： 赵强 ,  孙铎文 ,  许鑫 ,  林涵宇 ,  张亚楠 ,  郝礼才 ,  戴成虎 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: G11C11/412 ,  G11C11/417 ,  G11C5/06

Abstract: 本发明涉及一种基于极性加固的抗辐照锁存器的电路结构、芯片和模块。该电路结构包括。多输入C单元、传输门、两个SRAM单元和两个传输单元。第二SRAM单元与第一SRAM单元结构对称并交叉耦合，形成存储节点S0～S7。当WL为低电平时，内部数据通过多输入C单元连接到输出端口Q。当WL为高电平时，通过传输门的直接传输路径传输数据。存储节点S0、S3、S4、S7由D输入信号通过第一传输单元输入，存储节点S1、S2、S5、S6由DN输入信号通过第二传输三元输入。本发明采用传输门快速输入，降低了锁存器的传输延时与功耗，通过多输入C单元地将内部节点产生的电压波动屏蔽，不会造成Q信号的翻转，具有较高的抗SEU、DNU、TNU的能力。