CMOS图像传感器的高速三级并行模拟数字转换器及其运算方法

    公开(公告)号:CN110830042A

    公开(公告)日:2020-02-21

    申请号:CN201911029458.9

    申请日:2019-10-28

    Applicant: 宁波大学

    Abstract: 本发明公开了一种CMOS图像传感器的高速三级并行模拟数字转换器及其运算方法,包括CADC定时切换开关、FIADC定时切换开关、共用模电模块、FIADC、CADC、SSADC以及计数器,模拟输入端、FIADC定时切换开关、共用模电模块和FIADC依次串联,FIADC的输出端通过共用模电模块电连接至CADC的采样端以输出模拟残量,CADC定时切换开关和FIADC定时切换开关并联至共用模电模块,CADC定时切换开关、共用模电模块和CADC依次串联,CADC的输出端电连接至SSADC以输出模拟残量,FIADC、CADC和SSADC并联至计数器以分别向计数器输出数字残量。采用FIADC/CADC/SSADC三级串行/并行的流水线结构,其中第一级FIADC和第二级CADC处于串行工作模式,二者共用主要的共用模电模块,节省了可观的版图面积,只是需要不同的控制开关和不同的数字逻辑输出计数模块。

    高速三级并行模拟数字转换器及其运算方法

    公开(公告)号:CN110830042B

    公开(公告)日:2023-06-09

    申请号:CN201911029458.9

    申请日:2019-10-28

    Applicant: 宁波大学

    Abstract: 本发明公开了一种高速三级并行模拟数字转换器及其运算方法,包括CADC定时切换开关、FIADC定时切换开关、共用模电模块、FIADC、CADC、SSADC以及计数器,模拟输入端、FIADC定时切换开关、共用模电模块和FIADC依次串联,FIADC的输出端通过共用模电模块电连接至CADC的采样端以输出模拟残量,CADC定时切换开关和FIADC定时切换开关并联至共用模电模块,CADC定时切换开关、共用模电模块和CADC依次串联,CADC的输出端电连接至SSADC以输出模拟残量,FIADC、CADC和SSADC并联至计数器以分别向计数器输出数字残量。采用FIADC/CADC/SSADC三级串行/并行的流水线结构,其中第一级FIADC和第二级CADC处于串行工作模式,二者共用主要的共用模电模块,节省了可观的版图面积,只是需要不同的控制开关和不同的数字逻辑输出计数模块。

Patent Agency Ranking