公开(公告)号：CN102037792A

公开(公告)日：2011-04-27

申请号：CN200980118123.2

申请日：2009-05-21

Applicant: 学校法人明星学苑 ,  信越聚合物株式会社

Inventor： 大塚宽治 ,  秋山丰 ,  川口利行 ,  田原和时

IPC: H05K1/02 ,  H05K3/28 ,  H05K9/00

CPC classification number: H05K1/0234 ,  H05K1/0218 ,  H05K1/0245 ,  H05K1/025 ,  H05K1/167 ,  H05K3/28 ,  H05K2201/0179 ,  H05K2201/0317 ,  H05K2201/09236

Abstract: 提供环线电感理论上为0的低特性阻抗电源线和地线的成对线路结构。该低特性阻抗电源线和地线的成对线路结构具有：在绝缘薄片(10)的表面设置了具有电源线(21)和地线(22)的金属线层(20)的层压薄片(1)；以覆盖电源线(21)和地线(22)的方式设置的绝缘薄膜层(31)；以及设置在绝缘薄膜层(31)的表面的电阻层(32)。

公开(公告)号：CN105432018B

公开(公告)日：2019-01-08

申请号：CN201480042802.7

申请日：2014-06-09

Applicant: 学校法人明星学苑 ,  巴法络股份有限公司

Inventor： 大塚宽治 ,  佐藤阳一 ,  冲永隆幸 ,  东修一郎

IPC: H03K19/21 ,  G06F1/02

Abstract: 提供一种逻辑运算装置，该逻辑运算装置能够以较小规模的电路结构在较短时间内进行运算处理。一种逻辑运算装置，包括存储器设备(12)，该存储器设备(12)接收N(N为大于等于2的整数)比特长度的位串的输入，在所输入的该位串所表示的地址中存储查找表，其中，该查找表是保存多比特长度的数据而成，该多比特长度的数据的一部分包含表示所输入的该位串所包含的各比特间的逻辑运算结果的比特，该逻辑运算装置访问存储器设备(12)，输出在所接收的位串所表示的地址中保存的数据所包含的比特。

公开(公告)号：CN105432018A

公开(公告)日：2016-03-23

申请号：CN201480042802.7

申请日：2014-06-09

Applicant: 学校法人明星学苑 ,  巴法络记忆体股份有限公司

Inventor： 大塚宽治 ,  佐藤阳一 ,  冲永隆幸 ,  东修一郎

IPC: H03K19/21 ,  G06F1/02

CPC classification number: H03K19/21 ,  G06F1/02

Abstract: 提供一种逻辑运算装置，该逻辑运算装置能够以较小规模的电路结构在较短时间内进行运算处理。一种逻辑运算装置，包括存储器设备(12)，该存储器设备(12)接收N(N为大于等于2的整数)比特长度的位串的输入，在所输入的该位串所表示的地址中存储查找表，其中，该查找表是保存多比特长度的数据而成，该多比特长度的数据的一部分包含表示所输入的该位串所包含的各比特间的逻辑运算结果的比特，该逻辑运算装置访问存储器设备(12)，输出在所接收的位串所表示的地址中保存的数据所包含的比特。