相互节流的通信预取器
    1.
    发明授权

    公开(公告)号:CN104809080B

    公开(公告)日:2019-09-17

    申请号:CN201510278099.6

    申请日:2015-05-27

    IPC分类号: G06F12/0862

    摘要: 本发明涉及一种相互节流的通信预取器。一种微处理器包括根据第一算法将数据预取到微处理器的第一硬件数据预取器。该微处理器还包括根据第二算法将数据预取到微处理器的第二硬件数据预取器,其中第一算法与第二算法不同。第二预取器检测到其正在以超过第一预定速率的速率根据第二算法将数据预取到微处理器,并且作为响应,向第一预取器发送节流指示。第一预取器响应于从第二预取器接收到节流指示而以低于第二预定速率的速率根据第一算法将数据预取到微处理器。

    具有条件指令的微处理器及其处理方法

    公开(公告)号:CN104881270A

    公开(公告)日:2015-09-02

    申请号:CN201510303866.4

    申请日:2012-04-09

    IPC分类号: G06F9/30

    摘要: 一种具有指令集架构的微处理器,该指令集架构定义有至少一指令,该指令包含立即字段,该立即字段内具有第一部分指定第一数值与第二部分指定第二数值,该指令指示该微处理器执行一操作将一固定数值作为其中之一的来源操作数,该固定数值将该第一数值基于该第二数值转动/移动一定数量的位而获得。该微处理器包含:指令转译器,将该至少一指令转译为一个或多个微指令,其中该微指令以不同于该指令集架构所定义的指令编码方式进行编码;以及执行管线,执行由指令转译器所产生的该微指令,以产生由指令集架构定义的结果。该指令转译器而非该执行管线,依据第一与第二数值产生该固定数值作为至少一该微指令的来源操作数,供该执行管线执行。

    微处理器以及快取数据的方法

    公开(公告)号:CN102541771B

    公开(公告)日:2015-01-07

    申请号:CN201110383419.6

    申请日:2010-06-25

    IPC分类号: G06F13/16

    摘要: 微处理器、存储器子系统以及快取数据的方法。该微处理器,用以存取一外部存储器。总线接口单元,用以介接第一级快取存储器及第二级快取存储器至用来存取外部存储器的总线。总线接口单元在处理来自第二级快取存储器的请求之前,优先处理来自第一级快取存储器的请求。第二级快取存储器产生第一请求至总线接口单元以从外部存储器提取快取列。当第一请求产生时,第二级快取存储器检测至快取列的由总线接口单元所产生的第二请求与由第一级快取存储器所产生的第三请求。第二级快取存储器判断于总线上完成第一请求的传输是否被重试,以便产生未命中或命中回应。

    微处理器及缩短分页表寻访时间的方法

    公开(公告)号:CN102999440A

    公开(公告)日:2013-03-27

    申请号:CN201210460154.X

    申请日:2010-03-23

    IPC分类号: G06F12/08

    摘要: 本发明提供一种微处理器,包括:一转译查询缓冲器;一第一载入请求信号,用以载入一分页表项目至该微处理器,其中该第一载入请求信号相应于该转译查询缓冲器之中的一虚拟地址发生遗失而产生;以及一预取单元,用以接收一第一快取线的一物理地址,其中该第一快取线包括被请求的该分页表项目,该预取单元更对应地产生一第二载入请求信号以预取一第二快取线至该微处理器,其中该第二快取线是该第一快取线的下一条快取线。

    相互节流的通信预取器
    10.
    发明公开

    公开(公告)号:CN104809080A

    公开(公告)日:2015-07-29

    申请号:CN201510278099.6

    申请日:2015-05-27

    IPC分类号: G06F12/08

    摘要: 本发明涉及一种相互节流的通信预取器。一种微处理器包括根据第一算法将数据预取到微处理器的第一硬件数据预取器。该微处理器还包括根据第二算法将数据预取到微处理器的第二硬件数据预取器,其中第一算法与第二算法不同。第二预取器检测到其正在以超过第一预定速率的速率根据第二算法将数据预取到微处理器,并且作为响应,向第一预取器发送节流指示。第一预取器响应于从第二预取器接收到节流指示而以低于第二预定速率的速率根据第一算法将数据预取到微处理器。