公开(公告)号：CN104063340B

公开(公告)日：2018-10-30

申请号：CN201410092566.1

申请日：2014-03-13

申请人： 奥特拉有限公司

发明人： K·马里扬 ,  G·R·邱 ,  W·诺迪克 ,  N·阿兹兹

IPC分类号： G06F13/16

摘要： 本发明涉及用于DQS自动门控的电路和方法，该方法包括：接收包括第一和第二分量的差分选通信号；通过第一缓冲器来缓冲所述第一第二分量两者；以及通过第二缓冲器来缓冲所述第一分量。所述方法包括通过控制逻辑块来接收所述第二缓冲器的输出。所述方法包括：在当所述第一和第二分量两者的值都处于第一逻辑状态时的时段之后，但在接收到所述差分选通信号中的突发的时钟边缘之前，检测所述第一分量从所述第一逻辑状态到第二逻辑状态的转变，并且响应于所检测到的转变，主张使能信号。所述方法进一步包括：通过门控逻辑块来接收所述使能信号和所述第一缓冲器的输出，并且，当所述使能信号被主张时，非门控所述第一缓冲器的输出。

公开(公告)号：CN104063340A

公开(公告)日：2014-09-24

申请号：CN201410092566.1

申请日：2014-03-13

申请人： 奥特拉有限公司

发明人： K·马里扬 ,  G·R·邱 ,  W·诺迪克 ,  N·阿兹兹

IPC分类号： G06F13/16

CPC分类号： G11C11/4076 ,  G06F1/12 ,  G11C7/1087 ,  G11C7/1093 ,  G11C8/18 ,  G11C11/4093 ,  G11C29/023

摘要： 本发明涉及用于DQS自动门控的电路和方法，该方法包括：接收包括第一和第二分量的差分选通信号；通过第一缓冲器来缓冲所述第一第二分量两者；以及通过第二缓冲器来缓冲所述第一分量。所述方法包括通过控制逻辑块来接收所述第二缓冲器的输出。所述方法包括：在当所述第一和第二分量两者的值都处于第一逻辑状态时的时段之后，但在接收到所述差分选通信号中的突发的时钟边缘之前，检测所述第一分量从所述第一逻辑状态到第二逻辑状态的转变，并且响应于所检测到的转变，主张使能信号。所述方法进一步包括：通过门控逻辑块来接收所述使能信号和所述第一缓冲器的输出，并且，当所述使能信号被主张时，非门控所述第一缓冲器的输出。