-
公开(公告)号：CN100367455C
公开(公告)日：2008-02-06
申请号：CN200410067598.2
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域，具体涉及一种用集成电路工艺片优化设计片上差分对称电感的方法。具体是采用多金属互连线将大电压差的相邻线圈分开，使得相邻线圈的电压差降低，使电感相仿线圈之间的随着电压差的降低而减小；采用外圈大电压差线圈之间大间距，内圈相对小间距的相邻线圈不等间距方法，降低寄生电容。这样，通过降低寄生电容，进而提高电容意味着高的电感品质因数和自激振荡频率，改进电感电路性能。
-
公开(公告)号：CN100341133C
公开(公告)日：2007-10-03
申请号：CN200410067600.6
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。
-
公开(公告)号：CN1665018A
公开(公告)日：2005-09-07
申请号：CN200510023534.7
申请日：2005-01-24
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体涉及一种用标准集成电路工艺片设计的高性能叠层结构差分驱动的对称电感。本发明通过通孔实现单圈的不同金属互连线线圈之间的串连连接，而保持电感两个信号端口的对称性，实现高性能而面积小的差分电感。本发明的电感，其叠层串连线圈之间的耦合系数大于平面螺旋电感之间的耦合系数，使小的面积就可以实现大的电感。叠层结构线圈之间的寄生电容是串连关系，以及最底层的线圈的交流电压最低，与衬底之间的电压差最小，意味着进一步降低了电感的寄生电容。
-
Patent Agency Ranking
公开(公告)号：CN1604299A
公开(公告)日：2005-04-06
申请号：CN200410067599.7
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种用标准集成电路工艺，通过设计多电流路径降低电流拥挤效应，从而改进电感性的片上电感的设计方法。设计多电流路径，就是(1)在同一平面内，将常规设计的单线圈金属劈成多个线条并联；(2)在垂直叠层，不将多层次使用通孔连接，而是在头尾或局部连接。这样使电流在电感的线圈中基本均匀分布，增大了金属导体的表面积，进而降低了由于趋肤效应和临近效应随着频率的增加而增大的电感串连电阻的幅度，从而提高电感的品质因数。
-
公开(公告)号：CN100395882C
公开(公告)日：2008-06-18
申请号：CN200510023534.7
申请日：2005-01-24
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域，具体涉及一种用标准集成电路工艺片设计的高性能叠层结构差分驱动的对称电感。本发明通过通孔实现单圈的不同金属互连线线圈之间的串连连接，而保持电感两个信号端口的对称性，实现高性能而面积小的差分电感。本发明的电感，其叠层串连线圈之间的耦合系数大于平面螺旋电感之间的耦合系数，使小的面积就可以实现大的电感。叠层结构线圈之间的寄生电容是串连关系，以及最底层的线圈的交流电压最低，与衬底之间的电压差最小，意味着进一步降低了电感的寄生电容。
-
公开(公告)号：CN1606127A
公开(公告)日：2005-04-13
申请号：CN200410067598.2
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域，具体涉及一种用标准集成电路工艺片优化设计片上差分对称电感的方法。具体是采用多金属互连线将大电压差的相邻线圈分开，使得相邻线圈的电压差降低，使电感相邻线圈之间的随着电压差的降低而减小；采用外圈大电压差线圈之间大间距，内圈相对小间距的相邻线圈不等间距方法，降低寄生电容。这样，通过降低寄生电容，进而提高电容意味着高的电感品质因数和自激振荡频率，改进电感电路性能。
-
公开(公告)号：CN1604300A
公开(公告)日：2005-04-06
申请号：CN200410067600.6
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。
-
公开(公告)号：CN1529182A
公开(公告)日：2004-09-15
申请号：CN200310107818.5
申请日：2003-10-01
Applicant: 复旦大学
Abstract: 本发明是一种对有源射频识别系统中标签卡电池电量进行识别和充电的方法。在目前的有源射频识别系统中，随着使用时间的延长，电池的电量下降，使得自动识别系统的作用距离下降。使用者不清楚电池的用电量，在电池的用电量下降的时候，读卡机系统可能得不到标签卡的信息而造成对标签系统的识别和记录的遗漏。本发明在于可以识别标签卡的电池电量，提示更换电池或不需要更换电池，使用电磁波充电器(读卡机)为标签电池进行电磁波无线充电。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.032 seconds)
