知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

16 条记录 (耗时 0.022 秒)

    用于固态存储器件的两级BCH码
    2.
    发明公开
    用于固态存储器件的两级BCH码 失效

    公开(公告)号：CN102823141A

    公开(公告)日：2012-12-12

    申请号：CN201180016566.8

    申请日：2011-03-23

    申请人： 国际商业机器公司

    发明人： R·D·西德哲扬 ,  E·S·埃莱夫特里乌 ,  T·米特尔霍尔泽

    IPC分类号： H03M13/15 ,  H03M13/29 ,  G06F11/10

    CPC分类号： H03M13/2906 ,  G06F11/1072 ,  H03M13/152 ,  H03M13/2942

    摘要： 提供了用于对输入数据进行编码以记录在固态存储器件（1）的s级存储器（2）中的方法和装置，其中s≥2。根据第一和第二BCH码在包含M个输入数据字的组中对输入数据字进行编码，以针对每个组产生所述第一BCH码的M个第一码字的一个集合。产生M个第一码字的所述集合，使得所述M个第一码字的至少一个预定线性组合产生所述第二BCH码的第二码字，此第二BCH码是所述第一BCH码的子码。然后在所述s级存储器（2）中记录M个第一码字的各集合。如果所述第一和第二码字均包括N个q元符号，其中q=pk，k是正整数并且p是素数，则通过确保q和s分别是公共基数r的u和v次幂，可以使q元码字母与所述s元存储器（2）匹配，其中u和v是正整数并且k≥u，由此p(k/u)v=s。

    固态存储系统中的数据管理
    3.
    发明公开
    固态存储系统中的数据管理 失效

    公开(公告)号：CN102656566A

    公开(公告)日：2012-09-05

    申请号：CN201080056483.7

    申请日：2010-12-16

    申请人： 国际商业机器公司

    发明人： R·D·西德哲扬 ,  E·S·埃莱夫特里乌 ,  R·哈斯 ,  胡晓宇 ,  I·伊利亚迪斯 ,  T·米特尔霍尔泽

    IPC分类号： G06F11/10

    CPC分类号： G06F11/1008 ,  G06F11/1012 ,  G06F11/1068 ,  G06F11/108

    摘要： 提供了用于控制数据管理操作的方法和装置，所述数据管理操作包括将数据存储在固态存储系统（5）的固态存储器（6）中。将输入数据存储在所述固态存储器（6）中的连续多组数据写入位置中。每个组包括在所述固态存储器（6）的多个逻辑子区中的每个子区内的一组写入位置。根据第一和第二线性错误校正码对要存储在每个组中的输入数据进行编码。通过从要存储在每个组中的输入数据构建包括数据符号行和列的逻辑阵列来执行编码。分别根据所述第一和第二线性错误校正码对所述行和列进行编码，以产生其中所有行对应于相应第一码字而列对应于相应第二码字的编码阵列。执行所述编码和存储操作以使得在每个所述组中，编码后的输入数据包括在多个所述逻辑子区中的每个子区内的多个第一码字，并且每个逻辑子区包含该组的每个所述第二码字的一部分。

    用于调制编码及解码的方法和系统
    5.
    发明授权
    用于调制编码及解码的方法和系统 失效 转让

    公开(公告)号：CN101849361B

    公开(公告)日：2014-04-30

    申请号：CN200880114724.1

    申请日：2008-10-23

    申请人： 国际商业机器公司

    发明人： T·米特尔霍尔泽

    IPC分类号： H03M7/02

    CPC分类号： H03M5/145 ,  H03M7/02 ,  H03M7/3088

    摘要： 本发明提供了用于调制编码二进制输入数据流的方法及装置。将四进位枚举编码算法应用到输入比特流以产生一连串四进位输出符号。所述四进位算法运算以同时编码所述输入比特流的奇数及偶数交错中的相应广义斐波纳契码。然后交错每个连续四进位输出符号的位，从而产生具有全局且交错的连串长度约束的输出比特流。使所述四进位输出符号的位反相将产生具有(G，I)约束的输出比特流，如在反向串连调制系统中所使用的PRML(G，I)码中那样。本发明还提供了对应的解码系统。

    乘积码的反向链接
    6.
    发明公开
    乘积码的反向链接 失效 转让

    公开(公告)号：CN101636789A

    公开(公告)日：2010-01-27

    申请号：CN200880008770.3

    申请日：2008-02-29

    申请人： 国际商业机器公司

    发明人： E·埃莱夫特里乌 ,  R·哈钦斯 ,  T·米特尔霍尔泽 ,  P·西格

    IPC分类号： G11B20/18

    CPC分类号： H03M13/15 ,  G11B20/1426 ,  H03M13/2707 ,  H03M13/2721 ,  H03M13/275 ,  H03M13/2792 ,  H03M13/2909 ,  H03M13/53

    摘要： 提供了一种系统、方法和计算机程序产品，用于编码数据以便记录在介质上，从而施加来自链接码或乘积码的调制和线性限制。生成未编码的用户数据的第一阵列。对每行进行调制编码以实施第一调制限制；将该阵列转换成第二阵列，所述第二阵列被转换成在使用调制数据交织的每列中具有预定空位置的第三阵列。为第三阵列的至少一些空位置计算C2校验字节，并生成第四阵列。计算每行中的C1校验符号，从而生成第五阵列。对第五阵列的每行中的每个C1校验符号施加第二调制限制，从而生成第六阵列。将第六阵列的行与标头和同步字段组合，以便记录在记录介质上。

    数据存储系统
    9.
    发明授权
    数据存储系统 失效 转让

    公开(公告)号：CN100426407C

    公开(公告)日：2008-10-15

    申请号：CN200480009769.4

    申请日：2004-05-06

    申请人： 国际商业机器公司

    发明人： R·D·西德哲扬 ,  A·多拉基亚 ,  E·S·埃莱夫特里乌 ,  T·米特尔霍尔泽

    IPC分类号： G11B20/10 ,  G11B20/18

    摘要： 本发明描述了一种用于解码数据存储系统中的数据的方法和装置。在运行中，根据从所述数据存储系统的存储子系统接收的数据块，检测器生成输出位流。根据所述输出位流和所述数据块，与所述检测器相连的后处理器生成第一纠错位流。根据所述第一纠错位流，与所述后处理器相连的纠错解码器生成第二纠错位流，并且还根据所述第二纠错位流来生成校验和。当所述校验和指示所述第二纠错位流中的错误并且所述第二纠错位流包括至少一个正确的交织时，反馈路径从所述纠错解码器向所述后处理器提供指示所述第二纠错位流中正确位的位置的钉住数据。根据从所述纠错解码器接收的所述钉住数据，所述后处理器重新生成所述第一纠错位流。

    数据存储系统
    10.
    发明公开
    数据存储系统 失效 转让

    公开(公告)号：CN1774756A

    公开(公告)日：2006-05-17

    申请号：CN200480009769.4

    申请日：2004-05-06

    申请人： 国际商业机器公司

    发明人： R·D·西德哲扬 ,  A·多拉基亚 ,  E·S·埃莱夫特里乌 ,  T·米特尔霍尔泽

    IPC分类号： G11B20/10 ,  G11B20/18

    CPC分类号： G11B20/1833

    摘要： 本发明描述了一种用于解码数据存储系统中的数据的方法和装置。在运行中，根据从所述数据存储系统的存储子系统接收的数据块，检测器生成输出位流。根据所述输出位流和所述数据块，与所述检测器相连的后处理器生成第一纠错位流。根据所述第一纠错位流，与所述后处理器相连的纠错解码器生成第二纠错位流，并且还根据所述第二纠错位流来生成校验和。当所述校验和指示所述第二纠错位流中的错误并且所述第二纠错位流包括至少一个正确的交织时，反馈路径从所述纠错解码器向所述后处理器提供指示所述第二纠错位流中正确位的位置的钉住数据。根据从所述纠错解码器接收的所述钉住数据，所述后处理器重新生成所述第一纠错位流。