-
公开(公告)号:CN108370252B
公开(公告)日:2021-06-15
申请号:CN201680073311.8
申请日:2016-11-29
申请人: 国际商业机器公司
IPC分类号: H03M13/00
摘要: 在一个实施例中,系统包括控制器和与该控制器集成和/或可由该控制器执行的逻辑。该逻辑被配置为对编码数据执行迭代解码以获得解码数据。在迭代解码中执行至少三个解码操作,其中解码操作从包括C1解码和C2解码的组中选择。该逻辑还被配置为响应于在编码数据的迭代解码之后未在第一部分中获得有效的乘积码字而对解码数据的第一部分执行解码后错误诊断。根据更多实施例呈现了用于产生解码后错误签名的其他系统方法和计算机程序产品。
-
公开(公告)号:CN102834866B
公开(公告)日:2016-03-09
申请号:CN201180018281.8
申请日:2011-04-07
申请人: 国际商业机器公司
IPC分类号: G11B20/18
CPC分类号: G11B20/18 , G11B2020/184 , G11B2020/1853 , G11B2220/90
摘要: 本公开涉及用于磁带驱动器的集成的数据与头保护。用于在磁带驱动器中集成数据与头保护的方法包括接收被组织成行与列的数据阵列。该阵列扩展成为阵列中的每一行数据都包括一个或多个头。所述方法为阵列中的数据提供两维的纠错码(ECC)保护,并且为阵列中的头提供一维的ECC保护。在此还公开了对应的装置。
-
公开(公告)号:CN102272841B
公开(公告)日:2014-11-12
申请号:CN200980153162.6
申请日:2009-11-25
申请人: 国际商业机器公司
CPC分类号: G11B20/1833 , G11B20/1201 , G11B20/1866 , G11B2020/1287 , G11B2020/1289 , G11B2020/1446 , G11B2020/1836 , G11B2220/93 , H03M13/27 , H03M13/271
摘要: 为了将数据写入多磁道磁带,接收所接收的数据集并将其分割成未编码的子数据集,每个未编码的子数据集包括具有K2个行和K1个列的数组。对于每个未编码的子数据集,针对每个行生成N1-K1个C1奇偶校验字节,针对每个列生成N2-K2个C2奇偶校验字节。所述C1和C2奇偶校验字节分别被附加到所述行和列的末端,以分别形成编码后的C1和C2代码字。每个数据集的所有C1代码字被赋予特定的代码字标头以形成多个部分代码字对象(PCO)。根据所述标头内的信息将每个PCO映射到逻辑数据磁道。在每个逻辑数据磁道上,合并相邻PCO以形成CO,所述CO被调制编码并被映射成同步后的CO。然后将T个同步后的CO同时写入数据磁带,其中T是数据磁带上的并发活动磁道的数量。
-
公开(公告)号:CN103562995A
公开(公告)日:2014-02-05
申请号:CN201280026298.2
申请日:2012-05-25
申请人: 国际商业机器公司
IPC分类号: G11B5/008
CPC分类号: G11B5/0083 , G11B5/09 , G11B20/10009 , G11B20/10222 , G11B20/10259 , G11B20/1833 , G11B2220/956 , H03M13/09 , H03M13/27 , H03M13/2909 , H03M13/2945 , H03M13/6561 , H04L1/0042
摘要: 本发明描述了一种用于使数据随机化以减轻虚假VFO检测的方法。在一个实施例中,这种方法包括同时接收多个输入数据流。每个输入数据流与磁带介质上的不同轨道相关联。同时对输入数据流加扰以产生多个随机化数据流。对输入数据流加扰,以使得即使在输入数据流中的相应比特模式相同的情况下也在随机化数据流中产生不同的比特模式。将随机化数据流同时写到它们在磁带介质上相关联的数据轨道。还描述了相应的装置。
-
公开(公告)号:CN101228583B
公开(公告)日:2010-12-08
申请号:CN200680016477.2
申请日:2006-06-08
申请人: 国际商业机器公司
发明人: 田中启介
IPC分类号: G11B20/18
CPC分类号: H03M13/47 , G11B20/1833 , G11B2220/90 , H03M13/2909 , H03M13/293
摘要: 本发明即使对随机误差选择高纠正能力,也不会使对于超过检测能力的长度的连续误差的误纠正的概率上升。本发明提供用于对行方向的C1码和列方向的C2码构成的积码块的错误进行纠正的装置。首先,C1解码器对C1码中的偶数号的字节构成的偶数C1、和C1码中的奇数号的字节构成的奇数C1的每一个进行C1纠正。例如,在设C1码的最小代码间距为7时,C1纠正被进行直至3字节。接着,C2解码器在对于偶数C1和奇数C1的C1纠正的结果的任意一个为不能纠正的情况下,在一个为3字节纠正而另一个为不能纠正或者3字节纠正的情况下,在C2纠正中进行消失纠正。
-
公开(公告)号:CN101228583A
公开(公告)日:2008-07-23
申请号:CN200680016477.2
申请日:2006-06-08
申请人: 国际商业机器公司
发明人: 田中启介
IPC分类号: G11B20/18
CPC分类号: H03M13/47 , G11B20/1833 , G11B2220/90 , H03M13/2909 , H03M13/293
摘要: 本发明即使对随机误差选择高纠正能力,也不会使对于超过检测能力的长度的连续误差的误纠正的概率上升。本发明提供用于对行方向的C1码和列方向的C2码构成的积码块的错误进行纠正的装置。首先,C1解码器对C1码中的偶数号的字节构成的偶数C1、和C1码中的奇数号的字节构成的奇数C1的每一个进行C1纠正。例如,在设C1码的最小代码间距为7时,C1纠正被进行直至3字节。接着,C2解码器在对于偶数C1和奇数C1的C1纠正的结果的任意一个为不能纠正的情况下,在一个为3字节纠正而另一个为不能纠正或者3字节纠正的情况下,在C2纠正中进行消失纠正。
-
公开(公告)号:CN1134782C
公开(公告)日:2004-01-14
申请号:CN99100911.8
申请日:1999-01-04
申请人: 国际商业机器公司
IPC分类号: G11B20/18
CPC分类号: G06F11/1008 , G11B20/10 , G11B20/18 , H03M13/1515 , H03M13/29 , H03M13/2909 , H03M13/293
摘要: 在乘积码方案的以前的处理方案中存在的问题是由于对主存储器1的大量存取所要求的处理时间太长。在基于乘积码方案的纠错方法中行方向纠错之后执行的列方向纠错中,在被归入删除一类的一行中至少两个相邻位置的数据以及与该数据有关的至少两个第一信息块被取出,以便根据在第一信息块中所包含的模式校正在至少两个相邻位置上的数据。
-
公开(公告)号:CN1218249A
公开(公告)日:1999-06-02
申请号:CN98122700.7
申请日:1998-11-25
申请人: 国际商业机器公司
CPC分类号: H03M7/46 , G11B20/1426 , G11B2020/1461
摘要: 对由两种调制方案中任选的一个调制的通道位变换为输出位,因此能利用占有较少地址空间的合并参考表对通道位解调。具体步骤为:产生比第一通道位具有较少位数的第一输出位,其代表与第一通道位模式相对应的模式;产生比第二通道位具有较少位数的第二输出位,其代表的模式位于在由第一输出位代表的模式的不连续的各区域内。第一和第二输出位用于指定解调参考表中的地址。
-
公开(公告)号:CN108370252A
公开(公告)日:2018-08-03
申请号:CN201680073311.8
申请日:2016-11-29
申请人: 国际商业机器公司
IPC分类号: H03M13/00
CPC分类号: H03M13/2909 , H03M13/1515 , H03M13/29 , H03M13/2927 , H03M13/2948 , H03M13/3738 , H03M13/613
摘要: 在一个实施例中,系统包括控制器和与该控制器集成和/或可由该控制器执行的逻辑。该逻辑被配置为对编码数据执行迭代解码以获得解码数据。在迭代解码中执行至少三个解码操作,其中解码操作从包括C1解码和C2解码的组中选择。该逻辑还被配置为响应于在编码数据的迭代解码之后未在第一部分中获得有效的乘积码字而对解码数据的第一部分执行解码后错误诊断。根据更多实施例呈现了用于产生解码后错误签名的其他系统方法和计算机程序产品。
-
公开(公告)号:CN1225491A
公开(公告)日:1999-08-11
申请号:CN99100911.8
申请日:1999-01-04
申请人: 国际商业机器公司
IPC分类号: G11B20/18
CPC分类号: G06F11/1008 , G11B20/10 , G11B20/18 , H03M13/1515 , H03M13/29 , H03M13/2909 , H03M13/293
摘要: 在乘积码方案的以前的处理方案中存在的问题是由于对主存储器1的大量存取所要求的处理时间太长。在基于乘积码方案的纠错方法中行方向纠错之后执行的列方向纠错中,在被归入删除一类的一行中至少两个相邻位置的数据以及与该数据有关的至少两个第一信息块被取出,以便根据在第一信息块中所包含的模式校正在至少两个相邻位置上的数据。
-
-
-
-
-
-
-
-
-