公开(公告)号：CN111316174B

公开(公告)日：2023-07-07

申请号：CN201880072828.4

申请日：2018-11-22

Applicant: 国际商业机器公司

Inventor： S·P·费蒂罗尔夫 ,  M·古罗恩 ,  D·科利斯 ,  D·N·邓恩

IPC: G03F7/20

Abstract: 本发明的实施例可以包括一种用于确保半导体设计完整性的方法。该方法可包括分析半导体电路的光掩模设计。光掩模可以包括半导体电路的操作所必需的电气设计和没有电气设计的空白空间。该方法可以包括将光学设计插入到用于半导体电路的光掩模设计的空白空间中。所述光学设计可以具有用于验证半导体电路设计的已知光学图案。在本发明的实施例中，可以将所述光学设计与所述电气设计物理隔离。在本发明的另一实施例中，所述光学设计可以包括一个或多个光掩模层并且覆盖所述电气设计。在本发明的另一个实施例中，所述光学设计可以包括盖形。

公开(公告)号：CN111316174A

公开(公告)日：2020-06-19

申请号：CN201880072828.4

申请日：2018-11-22

Applicant: 国际商业机器公司

Inventor： S·P·费蒂罗尔夫 ,  M·古罗恩 ,  D·科利斯 ,  D·N·邓恩

IPC: G03F7/20

Abstract: 本发明的实施例可以包括一种用于确保半导体设计完整性的方法。该方法可包括分析半导体电路的光掩模设计。光掩模可以包括半导体电路的操作所必需的电气设计和没有电气设计的空白空间。该方法可以包括将光学设计插入到用于半导体电路的光掩模设计的空白空间中。所述光学设计可以具有用于验证半导体电路设计的已知光学图案。在本发明的实施例中，可以将所述光学设计与所述电气设计物理隔离。在本发明的另一实施例中，所述光学设计可以包括一个或多个光掩模层并且覆盖所述电气设计。在本发明的另一个实施例中，所述光学设计可以包括盖形。