-
公开(公告)号:CN106055549B
公开(公告)日:2019-09-13
申请号:CN201610220609.9
申请日:2016-04-11
Applicant: 国际商业机器公司
Inventor: E·阿卡尔 , R·R·博尔达维卡尔 , M·M·弗兰切斯基尼 , L·A·拉斯特拉斯-莫塔诺 , R·普里 , 钱海峰 , L·B·索尔斯
IPC: G06F16/958 , G06F16/9536 , G06Q50/00
Abstract: 本发明涉及利用加速器的概念分析操作。提供了在包括主机系统和至少一个加速器设备的系统中用于执行概念分析操作的机制。主机系统从信息源提取具有一个或多个概念的集合,并将具有一个或多个概念的集合提供给加速器设备。主机系统还提供至少一个矩阵表示数据结构,其代表语料库中的概念和概念之间关系的图。加速器设备在加速器设备内部执行所述概念分析操作,以生成标识所述语料库中的概念的输出向量,所述输出向量在所述至少一个矩阵表示数据结构中被标识并与从所述信息源提取的具有一个或多个概念的集合相关。加速器设备将所述输出向量输出到主机系统,主机系统利用所述输出向量响应提交给所述主机系统并与所述信息源关联的请求。
-
公开(公告)号:CN106055549A
公开(公告)日:2016-10-26
申请号:CN201610220609.9
申请日:2016-04-11
Applicant: 国际商业机器公司
Inventor: E·阿卡尔 , R·R·博尔达维卡尔 , M·M·弗兰切斯基尼 , L·A·拉斯特拉斯-莫塔诺 , R·普里 , 钱海峰 , L·B·索尔斯
Abstract: 本发明涉及利用加速器的概念分析操作。提供了在包括主机系统和至少一个加速器设备的系统中用于执行概念分析操作的机制。主机系统从信息源提取具有一个或多个概念的集合,并将具有一个或多个概念的集合提供给加速器设备。主机系统还提供至少一个矩阵表示数据结构,其代表语料库中的概念和概念之间关系的图。加速器设备在加速器设备内部执行所述概念分析操作,以生成标识所述语料库中的概念的输出向量,所述输出向量在所述至少一个矩阵表示数据结构中被标识并与从所述信息源提取的具有一个或多个概念的集合相关。加速器设备将所述输出向量输出到主机系统,主机系统利用所述输出向量响应提交给所述主机系统并与所述信息源关联的请求。
-
公开(公告)号:CN101685476A
公开(公告)日:2010-03-31
申请号:CN200910175529.6
申请日:2009-09-22
Applicant: 国际商业机器公司
IPC: G06F17/50
Abstract: 本发明涉及在集成电路设计期间快速模拟制造影响的设备、方法和系统。方法、设备和计算机程序产品提供了一种快速和准确的模型,用于模拟在集成电路制造期间的化学机械抛光(CMP)步骤的影响,通过产生集成电路的设计;在产生所述集成电路的设计时,使用简化的模型来预测所述集成电路的由在所述集成电路的制造期间将要使用的CMP处理步骤引起的至少一个物理特性,其中所述简化的模型源于在使用综合模拟程序的设计产生活动之前进行的模拟,所述综合模拟程序用于对所述物理特性进行建模;使用所述预测的物理特性来预测所述集成电路的性能;以及根据所述性能预测来调整所述集成电路的设计。
-
公开(公告)号:CN101051329A
公开(公告)日:2007-10-10
申请号:CN200710092271.4
申请日:2007-04-03
Applicant: 国际商业机器公司
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 一种用于管理电路设计的解决方案,其使得可以基于所得到的配线距离将单元递增地放置在电路设计中。获得要放置在电路设计中的单元及电路设计中该单元要连接的一组相应的网。可以基于用于该单元的该组网产生布线栅格,该布线栅格在电路设计中限定了多个小块单元,以便于在放置单元时加以考虑。可以使用该组网计算布线栅格中每一个小块的配线距离度量。该配线距离度量随后被用于确定用来放置该单元的目标小块。该目标小块可以被用于寻找精确的和/或粗略的单元位置。
-
公开(公告)号:CN101685476B
公开(公告)日:2013-01-16
申请号:CN200910175529.6
申请日:2009-09-22
Applicant: 国际商业机器公司
IPC: G06F17/50
Abstract: 本发明涉及在集成电路设计期间快速模拟制造影响的设备、方法和系统。方法、设备和计算机程序产品提供了一种快速和准确的模型,用于模拟在集成电路制造期间的化学机械抛光(CMP)步骤的影响,通过产生集成电路的设计;在产生所述集成电路的设计时,使用简化的模型来预测所述集成电路的由在所述集成电路的制造期间将要使用的CMP处理步骤引起的至少一个物理特性,其中所述简化的模型源于在使用综合模拟程序的设计产生活动之前进行的模拟,所述综合模拟程序用于对所述物理特性进行建模;使用所述预测的物理特性来预测所述集成电路的性能;以及根据所述性能预测来调整所述集成电路的设计。
-
-
-
-